LDO (Low drop out regulator)

M

mady79

Guest
Ik ontwierp een bandgap referentie (1.2V) en zou graag willen genereren vijf spanningen (<1V) met behulp van LDO.

1) Hoeveel spanning kan worden opgewekt met behulp van een LDO met weerstand ladder.
2) Wat
is de typische winst en winst bandbreedte van de Fout versterker met 2pF belasting.
3) Hoe wordt een berekening van de waarde van de Tatalum condensator in serie met de ESR waarde & bypass condensator.

[/ quote]

 
Beste mady79,

U kunt zo veel spanningen.maar je moet ervoor zorgen dat uw regulator is stabiel.
Hoeveel is uw lading variatie, voedingsspanning en uitgangsspanning.Alles wordt bepaald door uw belasting varition weer output condensator waarde wordt ook bepaald door de belasting varition en de acuuracy van uw regelgever.Wat is de nauwkeurigheid die u zoekt met worst case load variatie?

 
Hoi
Hoe zit uw LDO spe?

Ik ooit een ontwerp LDO gebruik bandgap OPA buffer en
bestuurder "grote PBO's", omdat PBO's is groot en klein R_on
V_drop <1v ..maar deze chip huidige <1A

 
Referentiespanning is 1.25V. Ik zou willen genereren Vref1, Vref2, Vref3, Vref4 verwijzing Spanningen minder dan 1.25V met Fout AMP en feedback weerstand ladder netwerk.

Deze spanningen zijn aangesloten op een 5puf belasting door middel van een schakelaar (Klok> 100MHz). Ik zou graag de berekening van de output Condensator met ESR & Bypass condensator aangesloten op Vref1, Vref2, Vref3 & Vref4 houden met het oog op de stabiliteit.

 
Hoi,

Belasting is niet te veel en ook variatie veel minder.U hoeft niet te gebruiken bypass condensator en grote externe condensator met ESR.die zijn echt duur.Waarschijnlijk kun je proberen voor interne compensatie.wat is uw belasting schakelen snelheid?Wat bedoel je worden /-2mA?je bedoelt te zeggen 1 mA bij 4mA.U kan de stabiliteit door het plaatsen van uw parasitaire pole 1/CparRoa boven het UGB van uw regelgever.
Wanneer Cpar - parasitaire capaciteit op de ingang van het passeergeluid transistor, en Roa - versterker output impedantie.Uw dominante pole zou worden besloten door stroomsterktes (bedoel ik zeggen impedantie op zoek naar pass transistor) en uitgang condensator.Deze paal is bewegende paal (Als je last variatie is te LARY waarschijnlijk kon je gezicht een probleem, bij lage belasting (onbelast) voorwaarde uw regulator marge kan zeer minder, dit zal duwen uw dominante pool tot hogere frequentie).

 
xwcwc1234 schreef:

Hoe simualte de regulator stabiliteit met Hspice?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top