Layout techniek uitleg

S

Sadegh.j

Guest
Hi all

Ik ben mijn eerste tekening HF lay-out ooit in 0.13um IBM CMOS en ik vroeg me af of er verwijzingen te lezen zijn op de lay-out technieken te leren.

Thanks a lot

 
IBM heeft 0.13um layout pcells ..gebruik virtuoos xl om uw schematische gevallen om te zetten naar lay-out voorbeelden

 
JoannesPaulus: Ja, het is een beroemd boek, misschien een beetje te veel info.
oermens: Ja, ik heb dat al gedaan, ik ben gewoon op zoek naar een korte lijst van do's en don'ts, kan een tutorial van hoe de inrichting tekenen in cadans.

Bedankt

 
Als u nog nooit lay-out gedaan, moet u leert de basistechnieken van matching, tekenen bussen en ga zo maar door ...je hoeft niet te lezen het volledige boek alleen de belangrijke hoofdstukken ...

 
Bedankt

Heeft u misschien een referentie die uitleg hoe de lay-out tekenen in cadans?

 
Sadegh.j wrote:

Heeft u misschien een referentie die uitleg hoe de lay-out tekenen in cadans?
 
je doet een hoge frequentie layout ...dit is whats belangrijk:

1.differentiële
2.symmetrie
3.symmetrie
4.differentiële

als je niet kunt trekken een lijn in het midden van je lay-out en perfect is in tweeën verdeeld, beginnen.

 
Op HF verliezen en parasieten zijn meer prevalant .......

Vermijd het gebruik van skinny sporen .....lange parallel sporen dicht bij elkaar ...proberen; te hebben zoveel mogelijk symmetrie ....

overige kan ik zeggen .....lay-out is een kunst van lay-out kunstenaar .. cheers ....

 
Over de symmetrie, kan ik begrijpen dat de twee ingangen in principe moeten "zien" dezelfde transistors en alles, maar wat als je meerdere blokken?Is het genoeg om elk blok symmetrisch te maken?Of moet het hele ding ook symmetrisch zijn?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top