Layout PLL

[vbhupendra]

Wat moet er worden gezorgd in de lay-out bij het doen van lay-out van Charge Pump PLL?

Bedankt

 

[holddreams]

1.Inleiding
Pomp 2.Charge PLL lineaire analyse
3.Phase Ruisanalyse
4.Circuit ontwerp en simulatie
5.Layout en Post-layout simulatie
6.Chip Metingen
7.Conclusion
Sorry, maar je moet inloggen om deze gehechtheid

 

[blueorangemc]

meer?Ik heb wat PLL papier.

 

[nadavb]

waar kan ik het bestand?
Bedankt
Sorry, maar je moet inloggen om deze gehechtheid

 

[doho]

Als u een type II PLL hebben, zorg ervoor dat je lay-out naar wedstrijd op en neer stromingen.

 

[salem_eng1]

Lees dit witboek is het goed over Charge Pump PLL frequentie synthesizer
Sorry, maar je moet inloggen om deze gehechtheid

 

[protonixs]

klok signalen moeten niet worden aangesloten in de buurt van de analoge signalen noch passeren.
kloksignalen mag niet worden ook in de buurt bij elkaar.observeren dubbele ruimte inzet hen.

 

[Meme69]

Wat voor soort PLL?

 

[replyanil]

in welke technologie u wilt maken

 

[climber73]

Neem over de positie van uw Charge-Pump Vs andere gevoelige blok zoals VCO, divider en andere.

Dag

 

[master_picengineer]

Hoi,
naar mijn post
http://www.edaboard.com/viewtopic.php?t=279188 # 930644

 

[rania_hassan]

Kindly vinden deze layout richtlijnen kunt u een aantal van hen te nemen op basis van uw zaak
1.CP
Matching de huidige spiegels
2.Filter
Gemeenschappelijk zwaartepunt Layout voor de condensatoren en weerstanden
Gebruik Weerstanden Dummies
3.VCO
Houd het weg van elke bron, zoals neus Dividers en klok bomen
matching voor de diff pair (indien aanwezig), maar niet te gebruiken tussen gedigitaliseerde
4.DFF (indien aanwezig)
maken de CLK & Data betrad de blok van dezelfde richting negatieve skew vermijden
5.PFD/CP
Probeer elke vertraging tussen up & down compenseren signalen naar de referentie vermijden sporen

Hoop dat het nuttig zal zijn voor jullie allemaal
met vriendelijke groet,
Rania