G
Ganzales
Guest
Ik ben een bigginer in dsp gebied heb ik een project school "echo canceller voor radio-communicatie", dus ik begon te implementeren LMS algo op FPGA in @ ltera apparaat Ik heb enkele structuur te bouwen, maar remaind een probleem van ceoficient in vaste punt notatie, hoe kan ik de uitvoering van een vast punt in FPGA!.