klokken in pijplijnsnelheid ADC

N

nxing

Guest
Hallo iedereen,

Ik ben het ontwerpen van een pijplijnsnelheid ADC met 1.5bit per fase en ik ben met behulp van de dynamische vergelijkingslocatie.Het systeem heeft twee niet-overlappende klok voor werken.Maar ik weet niet hoe het genereren van de vergrendeling / reset-signaal voor de comparator.Kan iemand mij wat advies geven?(mijn systme is bijna volgens de structuur van Thomas Cho's thesis in Berkeley).

Bedankt

 
U kunt verwijzing Abo proefschrift. At Berkeley, Zij hebben meer informatie voor nooverlap klok

 
Kortom, de vergrendeling in staat stelt op het moment van bemonstering fase ...
En de reset moet de andere kant tegenover ...
De vergrendeling termijn niet moet zolang duren als de bemonstering pols, maar een recht verwerft na vergelijkingslocatie wordt afgewikkeld.
Ook, geen rotzooi op als u de ping-pong architectuur.

Groeten,

 
Bedankt voor uw guys' antwoord!
Shiowjyh, zou u mij vertellen wat
de ping-pong architectuur en wat bijzonder is aan het?

Bedankt!

 
De ping-pong architectuur meestal werden gebruikt bij hoge snelheid pijpleiding A / D converter ...
Haar omzettingstijd zou n * klok, n is gelijk aan uw pijpleiding stadium.
Kortom, elke fase vormt zowel monster en houden op een bepaalde niet-overlapping klok ...
Het betekent ook dat je nodig hebt twee identieke geschakelde condensatoren ...

Zie ook de volgende link ...

http://www.elecdesign.com/Articles/ArticleID/4869/4869.html

Groeten,

 
Gebruik een klok generator voor alle fasen.Meestal de klok generator genereren 6 fasen alle nonoverlap.Twee fasen worden om de bemonstering instant, de andere twee zijn een beetje groter voor de afwikkeling van de versterkers.De laatste twee zijn de vergrendeling fasen die hun positie tussen de bemonstering instante en het einde van de afwikkeling van fase (meestal 1-3ns).Dit is nodig, om de garantie dat de vergrendeling niet verstoort de monsterneming onmiddellijk door een schop terug lawaai.

Bastos

 
Hi Bastos

Bedankt voor je antwoord.het beslag is mijn timing diagram, Kun je me helpen om erachter te komen of zij al dan niet
de juiste?

Groeten,
Sorry, maar je moet inloggen om dit onderdeel te bekijken koppelingseisen

 
De bemonstering fasen en klinkinrichting zijn correct, maar de afwikkeling van fase meestal mate tot het einde van de vergrendeling fase te guarantie een contant signaal met enougth tijd voor de verglijkingscircuits.Geef een niet overlappen voor alle fasen van ten minste 200ps.

Succes Bastos

 
Dus, eigenlijk, de vergrendeling fase en de afwikkeling van fase zijn geen niet-overlanpped.Is het niet?

Groeten

 
Ik heb een vraag, hoe een besluit over de klinkinrichting tijd
periode of wanneer zou de vergrendeling tijd zou beginnen?. Laten we zeggen 20ns (bemonsteringstijd = 10ns, Houd tijd = 10ns) is de tijd, dan zou bij de vergrendeling tijd start in bemonsteringstijd?

Vergelijkingslocatie maakt de beslissing in deze klinkinrichting tijd en ik denk dat deze beslissingen moeten worden opgeslagen totdat het residu wordt berekend voor dat stadium of anders latch1 verlengen tot het einde van de hold1.

Please get back to me.
Thanks in advance.

 
Eigenlijk
heb ik de vergrendeling fase is bijna de helft van de lengte van het bedrijf tijd (vertraging rond 5ns), die genoeg tijd voor het residu amp te vestigen met het definitieve waarde.

Hoop dat het nuttig!

Groeten,

 
Maar als u kijkt naar het schema van de dynamische vergelijkingslocatie, zodra de latch1 is nul, de output van de comparator gaat naar VDD level.So, we hebben op te slaan of retail de vergelijkingslocatie uitgangen.

Laat me weten wat je hebt gedaan.[/ i]

 
U kunt een flip-flop op de output van vergelijkingslocatie en op te slaan
is het waarde wanneer klinkinrichting hoog is.Ik heb een D-FF en het werkt.

 
ja, de vergrendeling fase en de afwikkeling van fase zijn geen niet-overlappende.

De vergrendeling duur is alleen de tijd voor de vergelijkingslocatie te beslissen, en meestal is 1-2ns of zelfs minder in de hoge snelheid bijdragen inzake het toegangsdeficit.

De vergelijkingslocatie hebben een klinkinrichting op haar output heks Houd de waarde tot de volgende klinkinrichting signaal.Dit betekent dat je kon monster tot een Flipflop de vergrendeling na de vergrendeling fase gaat omlaag.

Succes Bastos

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top