F
flyjuju2
Guest
Hallo iedereen!
Ik heb een project te realiseren, namelijk de verbinding van vele FPGA (bestuur Altera 20KE APEX) in een netwerk-on-Chip.De belangrijkste kwestie die ik heb is dat het heeft een frequentie van 33.333MHz met een nauwkeurigheid van - 1 ppm.
Dus, toen ik informatie sturen (serieel) tussen 2 FPGA, heb ik er absoluut geen enkele garantie over de synchronisatie van de klokken van de 2 planken, en zo op de gegevens die mijn 2de FPGA leest.Het belangrijkste idee is dus om de klok propageren van de 1ste FPGA alle anderen alleen via de kabel, dat wil zeggen de datalijn.Voor dit, denk ik over het gebruik van een Manchester-codering PLL.
Het probleem is dat de enige PLL beschikbaar op APEX boord is "altclklock", dwz alleen een vermenigvuldiging / deling van de Inital klok frequentie.
Mijn vraag is de volgende:
-is er een manier om een "echte" digitale PLL in VHDL te creëren?
-is er nog andere manieren om serieel zenden de klok?
Thansk veel voor je hulp!
Ik heb een project te realiseren, namelijk de verbinding van vele FPGA (bestuur Altera 20KE APEX) in een netwerk-on-Chip.De belangrijkste kwestie die ik heb is dat het heeft een frequentie van 33.333MHz met een nauwkeurigheid van - 1 ppm.
Dus, toen ik informatie sturen (serieel) tussen 2 FPGA, heb ik er absoluut geen enkele garantie over de synchronisatie van de klokken van de 2 planken, en zo op de gegevens die mijn 2de FPGA leest.Het belangrijkste idee is dus om de klok propageren van de 1ste FPGA alle anderen alleen via de kabel, dat wil zeggen de datalijn.Voor dit, denk ik over het gebruik van een Manchester-codering PLL.
Het probleem is dat de enige PLL beschikbaar op APEX boord is "altclklock", dwz alleen een vermenigvuldiging / deling van de Inital klok frequentie.
Mijn vraag is de volgende:
-is er een manier om een "echte" digitale PLL in VHDL te creëren?
-is er nog andere manieren om serieel zenden de klok?
Thansk veel voor je hulp!