Klok boom synthese

[alzomor]

Hoi

Is het mogelijk om Klok boom synthese "CTS" voor vertix-4 FPGA doen met behulp van Xilinx ISE?
En indien mogelijk How to do it?

Hoe de vereiste buffring raming voor een klok na plaats en route?

Salam
Hossam Alzomor
www.ig.com

 

[xstal]

alzomor wrote:

HoiIs het mogelijk om Klok boom synthese "CTS" voor vertix-4 FPGA doen met behulp van Xilinx ISE?

En indien mogelijk How to do it?Hoe de vereiste buffring raming voor een klok na plaats en route?Salam

Hossam Alzomor

www.ig.com