klok boom / reset boom

O

OpenWindows

Guest
die kan uitleggen het verschil tussen de klok van de boom en reset boom?

 
goed, wat ik deed was, selecteer de gewenste buffers voor deze netten, ik bedoel klok-tree buffer voor klokken en reset buffer van reset (afhankelijk van ASIC verkopers), set_dont_touch op die netten tijdens de synthese.Ga als per gewone post voor de synthese stroom.

 
Ik denk niet dat ze geen verschil uit de synthese oogpunt.maar ik ben niet zeker als het gaat om synthese stroom post, misschien gewoon een techniek om onderscheid te maken tussen de klokken en de reset-signalen.

 
Het gaat hier NIET de mechanica of semantiek van Synopsys.

Er is een groot verschil tussen Klok Tree & Reset Tree - Met betrekking tot ontwerp praktijken te corrigeren.

1.Klok Boom moet altijd worden 'Skew Balanced' om te voorkomen dat synchrone slaat & wedstrijden.
2.Reset Bomen - met name voor die gevallen waarin de Reset is Asynchrounous - mogen niet worden 'Skew Balanced' (in de meeste van de tijd).
3.Reset boom kan meer worden geladen dan Klok Tree - bijvoorbeeld - een ontspannen DRC regel cabine worden vastgesteld voor Reset Tree - sinds Flip-Flops instabiel gedrag is minder gevoelig voor trage doodde tarieven in de Reset-ingang (terwijl de klok ingang is).
4.Sommige ppl beschouwen het synchroniseren van de Reset-ingang signaal met de belangrijkste systeemklok.Hoewel dit een goede praktijk metastabiliteit voorkomen aan de achterrand van Reset, kunnen sommige scheef problemen voordoen.Voor die gevallen moet voorzichtig STA worden uitgevoerd om de aandacht van de ontwerper.

 
dank voor je info, leerde ik veel van dat.Een vraag, wat is het punt van het gebruik van reset boom als ze niet "Skew Balanced".Misschien, als je ontwerp altijd naar een bekende staat na een asynchrone reset, dan zult u voorkomen dat het risico van het krijgen in metastabiliteit.State-machine-ontwerp is een goed voorbeeld.

 
jkfoo wrote:

dank voor je info, leerde ik veel van dat.
Een vraag, wat is het punt van het gebruik van reset boom als ze niet "Skew Balanced".
Misschien, als je ontwerp altijd naar een bekende staat na een asynchrone reset, dan zult u voorkomen dat het risico van het krijgen in metastabiliteit.
State-machine-ontwerp is een goed voorbeeld.
 
Je hebt een Reset Boom te verminderen zware belasting.
Maar Skew eisen voor reset bomen zijn bijna onbestaande voor Asynchronous Resets!

 

Welcome to EDABoard.com

Sponsor

Back
Top