klink omhoog

[sandeep_sggs]

Hoi
Wat zijn de verschillende techniek om de latchup te voorkomen?
Thanks in advance

 

[subharpe]

synchronisatie

 

[forkschgrad]

klink-up in wat?

 

[laktronics]

Hoi,
Zorg signaalingangen nooit overschrijdt voedingsspanningen.Gebruik wat stroombegrenzing weerstanden wanneer je niet altijd kunt voorkomen klink omhoog.
Groeten,
Laktronics

 

[Asif2008]

U kan niet voorkomen door klink omhoog

 

[davidgrm]

We moeten echt weten welk apparaat je het over hebt?FPGA?CMOS?TTL?CPU en andere halfgeleiders die kunnen klink omhoog

 

[vsmGuy]

Ik zou woest raden, en zegt hij, is praten over FF.

Dan zou ik neem aan dat hij het over heeft JK FF.

Maar als de OP dringt aan op niet te antwoorden, deze draad moet worden gemarkeerd gesloten.

 

[raka200]

Zorg ervoor dat de voeding is op alvorens inbreng op de IC.
Wees voorzichtig wanneer er verschillende stroombronnen in uw PCB.
En zoals gezegd, te controleren of de ingangsspanning niveau is onder de macht spanning niveau van de IC.

 

[Mowgli]

Latch in CMOS-technologie wordt veroorzaakt door parasitaire BJTs gecreëerd tussen Bron / Drain diffusie in aangrenzende N en P gedoteerde substraten nodig zijn om de putten waar zijn de mosfets vorm.Onder bepaalde omstandigheden (hoge voltages toegepast op de MOSFET-terminals) parasitaire stromen door gaten en elektronen die voortvloeien uit een NMOS Bron / Afvoer naar aangrenzende PBO Source / Drain (de basis kruising van de parasitaire BJTs) zou sterk genoeg zijn om die in de geleiding staat deze transistors, die vanwege de onvoorspelbare topologie, kon combineren in een positieve feedback huidige lus die eenmaal geactiveerd veroorzaakt een snelle stijging van de stroom in de BJTs veroorzaken een verhoogd stroomverbruik van de chip of zelfs een indeling met een permanente beschadiging van de circuit.
Vanwege het feit dat de vonk die het vuur begint is de aanwezigheid van hoge voltages de meer gevoelige deel van de IC zijn de I / O en voeding circuits, daarom is het belangrijk om de bescherming te verzekeren van meer dan spanningen op de pinnen aangesloten op dit deel van de chip.
Latch-up kan ook worden veroorzaakt door ioniserende straling, die zou kunnen gratis lasten in de chip te wijten aan een botsing met een hoge energie deeltjes in een lawine stijl te genereren.
Een productie-techniek robuust om latchup is SOI (Silicon On Insulator) proces, waar de N en P waterputten voor de mosfets worden geïsoleerd om de parasitaire stromen te verminderen, maar dit is een zeer duur proces.
In normale productieprocessen klink omhoog risico kan worden verminderd na enkele design rules, zoals het waarborgen van minimale afstanden tussen de N en P putten, of het toevoegen van dummy inzamelaar of de bewaker diffusies-ring, die sterk zijn gedoopt zone tussen of rond de N en P putten, gebruikt te vangen de vrije tarieven dus het vermijden van activering van parasitaire kruispunten.

Groeten
Mowgli