kleur interpolatie

S

syj0815

Guest
Ik
ben het ontwerpen van een CMOS beeldsensor (LM9647) capture systeem met FPGA, kleur interpolatie-algoritme wordt gebruikt om in de volgorde van eenkanalige kleur pixels en een volle drie-kanaal RGB color image.I vinden enkele nuttige documenten in http: / / ise.stanford.edu, maar ik ben verward door deze methoden wanneer ik wil voor de uitvoering van het eenvoudig een van hen in hardware, mijn vraag is hoe kan ik uitvoeren in real-time color interpolatie in eenvoudige manier met FPGA?Heeft iemand mij een aantal adviezen om afwerking deze interpolatie in hardware?

 
Wat bedoel je met "eenkanalige kleur pixels"?Kunt u explane deze term?

 
verilogsh schreef:

Wat bedoel je met "eenkanalige kleur pixels"?
Kunt u explane deze term?
 
Hi syj0815,

Als ik begrijp de LM9647 gegevensblad, elke pixel bestaat uit 4 punten (rood groen op een lijn, groen blauw op de volgende lijn).Dus als je wilt om de RGB-waarden van elke pixel, moet u:
1) gebruik 2 fifo om 2 lijnen (2 fifo van 672 * 10bit)
2) wanneer de derde lijn (hsync), kunt u lezen FIFOs en het Rode waarde in de eerste fifo, de blauwe waarde In de tweede fifo en combineren de 2 groene waarden (een in eerste fifo, een tweede fifo) aan Laat je RGB-waarden.
3) de fifo zijn kloksnelheid door pclk.De outputsnelheid is pclk / 4.

Dus je hebt een FPGA met embedeed RAM (ten minste 13440bits)

Ik hoop dat dit zal je helpen

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
r_e_m_y schreef:

Hi syj0815,Als ik begrijp de LM9647 gegevensblad, elke pixel bestaat uit 4 punten (rood groen op een lijn, groen blauw op de volgende lijn).
Dus als je wilt om de RGB-waarden van elke pixel, moet u:

1) gebruik 2 fifo om 2 lijnen (2 fifo van 672 * 10bit)

2) wanneer de derde lijn (hsync), kunt u lezen FIFOs en het Rode waarde in de eerste fifo, de blauwe waarde In de tweede fifo en combineren de 2 groene waarden (een in eerste fifo, een tweede fifo) aan Laat je RGB-waarden.

3) de fifo zijn kloksnelheid door pclk.
De outputsnelheid is pclk / 4.Dus je hebt een FPGA met embedeed RAM (ten minste 13440bits)Ik hoop dat dit zal je helpen
<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />
 
Hoi,

Ik
heb gewerkt op het LCD display, niet op de CCD.maar ik denk dat het algorithme is hetzelfde, of meer precies het omgekeerde functie.<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />
 
Hoi, ik dacht dat je wilt ontwerpen internetprovider voor CCD-of CMOS-beeldsensor.
2 lijn buffering kan ondersteunt 3 line-signalen, en je kunt genoeg beeldkwaliteit van hen.
Maakt u zich geen zorgen over ernstige probleem.
Maar interpolatie zal lijden aliasing effecten en imago soomthing effecten.
Interpolatie is dezelfde effecten met een lage pass filtering.
Dus, je moet het ontwerp goede low pass filter en edge enhancement functionele circuit.
Als je had ontworpen, je kon mijn punten.
Bedankt.Kunjalan

 
kunjalan schreef:

Hoi, ik dacht dat je wilt ontwerpen internetprovider voor CCD-of CMOS-beeldsensor.

2 lijn buffering kan ondersteunt 3 line-signalen, en je kunt genoeg beeldkwaliteit van hen.

Maakt u zich geen zorgen over ernstige probleem.

Maar interpolatie zal lijden aliasing effecten en imago soomthing effecten.

Interpolatie is dezelfde effecten met een lage pass filtering.

Dus, je moet het ontwerp goede low pass filter en edge enhancement functionele circuit.

Als je had ontworpen, je kon mijn punten.

Bedankt.Kunjalan
 
Hoi,

Ik stel geen gebruik maakt van naaste buur interpolatie in feite denk ik dat je moet gebruiken sync gebaseerde interpolatie met behulp van ten minste een ~ 20 tik filter kernel.Het ergste moet u gaan voor is bi-kubische interpolatie.
Als je echt wilt doen een goede baan, je moet doen rand omgeleid interpolatie om niet 'bevuilen' alle randen in het beeld.

De manier interpolatie wordt uitgevoerd heeft grote invloed op de totale
kwaliteit van een beeld geproduceerd door een digitale camera, zodat u dient te streven naar
maken als suffisticated als je kunt omgaan.Alle van de voorwaarden vermeld
bovenstaande kan worden gezocht in google, je vindt een grote hoeveelheid
info.

 

Welcome to EDABoard.com

Sponsor

Back
Top