Y
Yoda
Guest
Hallo, is ncxlmode staat VHDL model compileren?
Ik gebruik de volgende opdracht te compileren Verilog en VHDL.Verilog voorbij.maar wanneer het gereedschap te zien. VHD, is het niet veranderen ncvhdl.Iets mis met mijn instelling op de opdrachtregel hieronder?
Ik heb de set op VHDL_SUFFIX (. VHD) in mijn hdl.var
ncxlmode \
mixedlang \
cdslib cds.lib \
hdlvar hdl.var \
time.v \
-f. / verilog_files \
-f. / vhdl_files \
toegang rw \
notimingcheck \
-l ncxlmode.log
Appreciate alle helpt verstrekt.Thanks much!
Ik gebruik de volgende opdracht te compileren Verilog en VHDL.Verilog voorbij.maar wanneer het gereedschap te zien. VHD, is het niet veranderen ncvhdl.Iets mis met mijn instelling op de opdrachtregel hieronder?
Ik heb de set op VHDL_SUFFIX (. VHD) in mijn hdl.var
ncxlmode \
mixedlang \
cdslib cds.lib \
hdlvar hdl.var \
time.v \
-f. / verilog_files \
-f. / vhdl_files \
toegang rw \
notimingcheck \
-l ncxlmode.log
Appreciate alle helpt verstrekt.Thanks much!