kan iedereen ideeën uit te wisselen over digitale DLL met verilog HDL

[blowfish]

Hai,

Ik ben bezig met digitale vertraging Locked Loop met verilog HDL, maar ik niet in staat ben om elke referentie papier waarin de gehele simulatie gebeurt met behulp van verilog HDL krijgen.Zodat ik kan zekering in een FPGA kit of performe de ASIC-ontwerp.

Sommige papieren zij dont vertellen in welk gereedschap zij simualted het ontwerp.Zoals sommige circuits worden gegeven als digitale schakelingen, maar sommige modules worden gegeven als analoge of in circuit-niveau.
stuur dan een papier of ideeën die mij kan helpen.

 

[blowfish]

Hoi,

I dont get veel informatie over de DLL ontwerp en de concepten op het net, zoals DLL's nieuw zijn de industrie.Dus neem wat tijd en post uw kennis over DLL's, die zullen helpen velen van ons ...
Thanks in advance.