B
bitcat
Guest
aan het ontwerp van een 12bit 200M pijplijn ADC met 1.2V vermogen, 130nm
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
R
ricklin
Guest
Is het een CMOS-proces?Zowel 12bit en 200M is niet erg gemakkelijk voor 130nm tech.Zelfs sommige grote bedrijven zullen kiezen om het licentie van IP-leverancier.Als slechts een lab product en zonder zorg van energieverbruik en ruimte chip en PIN toewijzen dan het zal enige wat eenvoudig.
Y
yxo
Guest
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
De beste manier is een bezoek www.analog.com, www.ti.com, www.maxim-ic.com, kijk ADC met dezelfde parameters.
Indien niet gewoon doen ik kon zeggen dat dit _VERY_HARD_.
De beste manier is een bezoek www.analog.com, www.ti.com, www.maxim-ic.com, kijk ADC met dezelfde parameters.
Indien niet gewoon doen ik kon zeggen dat dit _VERY_HARD_.
B
bitcat
Guest
ricklin wrote:
Is het een CMOS-proces?
Zowel 12bit en 200M is niet erg gemakkelijk voor 130nm tech.
Zelfs sommige grote bedrijven zullen kiezen om het licentie van IP-leverancier.
Als slechts een lab product en zonder zorg van energieverbruik en ruimte chip en PIN toewijzen dan het zal enige wat eenvoudig.
Is het een CMOS-proces?
Zowel 12bit en 200M is niet erg gemakkelijk voor 130nm tech.
Zelfs sommige grote bedrijven zullen kiezen om het licentie van IP-leverancier.
Als slechts een lab product en zonder zorg van energieverbruik en ruimte chip en PIN toewijzen dan het zal enige wat eenvoudig.
R
ricklin
Guest
Naast de kracht en ruimte, parallelle ADC kunnen verschillende gecompenseerd op zijn 2 takken die kalibratie nodig hebben.En voor het referentie-buffer, nog steeds een 12-bit 200MHz requirment overhead, indien gebruik 2 referentie-buffer, krijgen fout van de 2 takken zal moeilijk zijn gekalibreerd.
B
bitcat
Guest
ricklin wrote:
Naast de kracht en ruimte, parallelle ADC kunnen verschillende gecompenseerd op zijn 2 takken die kalibratie nodig hebben.
En voor het referentie-buffer, nog steeds een 12-bit 200MHz requirment overhead, indien gebruik 2 referentie-buffer, krijgen fout van de 2 takken zal moeilijk zijn gekalibreerd.
Naast de kracht en ruimte, parallelle ADC kunnen verschillende gecompenseerd op zijn 2 takken die kalibratie nodig hebben.
En voor het referentie-buffer, nog steeds een 12-bit 200MHz requirment overhead, indien gebruik 2 referentie-buffer, krijgen fout van de 2 takken zal moeilijk zijn gekalibreerd.
R
ricklin
Guest
bitcat wrote:Bedankt.
Kan ik een referentie voor deze twee pijpleiding ADC kernen
btw, Kunt u me wat advisering over de buffer ontwerp?
Moet ik gebruik maken van externe cap voor stabiele referentie spanning?
Kan ik een referentie voor deze twee pijpleiding ADC kernen
btw, Kunt u me wat advisering over de buffer ontwerp?
Moet ik gebruik maken van externe cap voor stabiele referentie spanning?
B
bitcat
Guest
ricklin wrote:bitcat wrote:Bedankt.
Kan ik een referentie voor deze twee pijpleiding ADC kernen
btw, Kunt u mij enkele advisering over de buffer ontwerp?
Moet ik gebruik maken van externe cap voor stabiele referentie-spanning?
Kan ik een referentie voor deze twee pijpleiding ADC kernen
btw, Kunt u mij enkele advisering over de buffer ontwerp?
Moet ik gebruik maken van externe cap voor stabiele referentie-spanning?
R
ricklin
Guest
[quote = "bitcat"] [quote = "ricklin"]bitcat wrote:
oh, Kunt u mij wat advisering over buffer ontwerp?
zoals Hoe te definiëren Gain buffer en de bandbreedte?
Bedankt.
oh, Kunt u mij wat advisering over buffer ontwerp?
zoals Hoe te definiëren Gain buffer en de bandbreedte?
Bedankt.
B
bitcat
Guest
[quote = "ricklin"] [quote = "bitcat"]ricklin wrote:bitcat wrote:
oh, Kunt u mij wat advisering over buffer ontwerp?
zoals Hoe definiëren Gain buffer en de bandbreedte?
Bedankt.
oh, Kunt u mij wat advisering over buffer ontwerp?
zoals Hoe definiëren Gain buffer en de bandbreedte?
Bedankt.
R
ricklin
Guest
[quote = "bitcat]
bedankt, en ik heb een andere vraag, hoeveel nonoverlap tijd is geschikt? [/ quote]
Dit is afhankelijk van uw proces en lay-out de controle, maar in de meeste gevallen, niet-overlapping moet worden bewezen door logica en mag nooit worden gegeten door proces-en parasitaire RC, dus minstens 2 omvormer vertraging (100 ~ 200PS) nodig is, en meestal het korter hoe beter, want hoe meer timing marge voor je houden pase.
bedankt, en ik heb een andere vraag, hoeveel nonoverlap tijd is geschikt? [/ quote]
Dit is afhankelijk van uw proces en lay-out de controle, maar in de meeste gevallen, niet-overlapping moet worden bewezen door logica en mag nooit worden gegeten door proces-en parasitaire RC, dus minstens 2 omvormer vertraging (100 ~ 200PS) nodig is, en meestal het korter hoe beter, want hoe meer timing marge voor je houden pase.