Is ASIC uitgevoerd in SOI beter dan in bulk

[SC3K01]

Hi there,

Ik hoorde dat sommige van CPU's zijn geïmplementeerd in SOI proces.
Is het een goede aanpak van de ASIC implementeren in SOI proces?

 

[spauls]

Controleer de IBM-site, zal u vele materiaal op hetzelfde.

 

[Colbhaidh]

Pas toen de off stand lekkage is te hoog om te dragen.SOI is het best gebruikt voor 90nm en hieronder voor grote modellen als de vermogendissipatie in standaard CMOS-aanpak van de noodzaak van een elektriciteitscentrale nucear per processor.Intel begint te beseffen dat terwijl AMD al SOI gebruikt (denk ik).
Ook als je echt laag vermogen CMOS dan SOI is een optie.Maar het is duurder dan de CMOS-en ook, omdat het merendeel van de transistoren zijn geïsoleerd door siliciumdioxide (uit het substraat) verwarming en warm elektron dissipatie het grootste deel kan een probleem zijn.

 

[smith_kang]

lieve
SOI is goed voor de laag vermogen CMOS-ontwerp als het vele kritieke kwesties als latchup overwinnen, statische stroomverbruik, enz.
het is beter voor verminderd Vdd functioneren zoals ze toont volgende eigenschappen
1.zij toont verlaagd bron en afvoer van substraat capaciteit als gevolg van verwijdering van alle SOA kruising van BULK MOSFET.

2.as transistoren zijn volledig van elkaar gescheiden ze vertonen geen BODY dat vermindert huidige station in gestapelde devices.also ze zijn niet onderworpen aan CMOS LATCHUP.

3.as hun lichaam drijft het paar naar gate potentieel resulteert in hogere ON / OFF-current ratio dan BULK MOSFET.

hoop dat het verklaart.