Is ASIC Design Engineer vereiste goede Knowlage van HDL

[Ahmed Mukhtar]

ASIC Designer vereist een stronge Knowlage aan de back-end of front-end?

 

[jelydonut]

Je moet een sterke kennis in beide ..

jelydonut

 

[sarath51]

Het is voordelig voor zowel de stromen kennen.Als u een Logic Designeer kennis van back-end geeft een betere beeld-en HES u beter RTL schrijven

 

[stormwolf]

Ik denk het niet, nu soc design iedereen alleen maar om een proces te doen, als je wilt weten, is het nodig meer tijd en geld.

 

[anilkumarv]

Het is beter om te weten zowel Als je de dataflow kunt u gemakkelijk schrijven de RTL

 

[aniketd]

Ya het is vereist
Ik denk dat het de meest essentiële ding (fundamentele eis van ASIC Engg.)

 

[Haytham]

Hoi
Het is niet nodig voor het huren van
Maar het is een voordeel om een belangrijke speler zijn

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />

 

[the_penetrator]

ongelooflijk vraag man ...

NEE goed HDL is vereist ...u gegeven haven in een Time Capsule en vervoer jezelf terug naar het midden van de late 80's

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />elk ander geval moet u zowel Verilog en VHDL (je baas verwachten dat je vloeiend in een taal en hebben begrip voor de andere)

maar als je kan reizen door de tijd, er zijn altijd schema's

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />blijven lopen ...

 

[Ahmed Mukhtar]

Ik denk dat er is Miss Inzicht ASIC Sinds RTL ASIC Design is de taak van het Front Enf, de backend Designer die verantwoordelijk is voor het fysieke ontwerp.

 

[tom_hanks]

NEE ..
is het niet moet, maar kan handig zijn ...

ASIC ontwerp is enorm feild ...

 

[scherpzinnige]

Niet een sterke vaardigheid is vereist in beide, en zijn rustige moeilijk om een sterke vaardigheid in zowel het veld hebben (front-en backend), het vereist heel wat jaren ervaring te hebben grote vaardigheid.

Thanks & Regards
Raghu

 

[nimish_23]

indien de ontwerper elektronische concepten worden vervolgens neccesarry zijn niet gewist te hebben sterke talenkennis

 

[zhangpengyu]

zowel belangrijk

 

[Thinkie]

Natuurlijk is het van belang ....Is een buschauffeur moet weten hoe te rijden?

 

[ray123]

HDL is een belangrijk instrument om ASIC-design engineer.
HDL te ASIC Design Engineer = C software engineer

Maar ASIC-ontwerper moet ook weten hoe een ontwerp correct uit te voeren.

 

[tigerajs]

U kunt kiezen, kun je niet leren ze allebei goed

 

[foster_cn]

je moet weten HDL, maar kan niet nodig om de toepassing als een ASIC deisgner weten.

 

[funzero]

ja, omdat ASIC is een silicium formaat van het circuit.
en je hebt de beschrijving van de route in Registreer Transfer niveau.
Meest dominante taal is HDL bevatten Verilog en VHDL.

 

[omara007]

Er is niets zoals een persoon die kan doen de hele ASIC stroom ..je kan een Front-End Engineer ..Synthese / DFT / STA / Formele Verif...of een Back-End Engineer ..

Als je hebt besloten om een Front-End Engineer ..u zal zeker moeten weten zowel het ontwerpen van een verificatie van de HDL ..U kunt nog steeds de echte controle op de specifieke controle ingenieur ..

Front-End kunnen ook Systeem Leve ontwerp ..als in die u gebruikt C of Matlab ..

Nog een front-end ingenieur wordt aanbevolen om te weten hoe een gemanipuleerde netlist leveren (scan keten ingevoegd, enz. ..) aan de Back-End team.

Als je hebt besloten om een back-end ingenieur, mag u niet weet helemaal hoe HDL wordt gecodeerd ..Ik heb zelf gewerkt met X-Intel en AMD X-backend engineers weten niets over VHDL of Verilog.Maar ..Als u geprobeerd om meer over de andere baan weet, helpt dit vrij veel ..nog, het is niet verplicht ..je weet niet hoe CTS doen als u een ingenieur RTL ..Ik heb iemand nodig om me te vertellen hoeveel RTL ingenieurs weten hoe LVS doen??

 

[archillios]

als een ingenieur in grote bedrijf, hoeft u alleen vertrouwd zijn met uw werk reikwijdte, hoef je niet hele-flow te bekijken.Soms wil je naar voren in de richting van projectleider of manager, hebt u meer weten, wat niet betekent dat je met de hand op vaardigheden op alle aspecten, is enige kennis nuttig.