Interfacing Matlab-model met Verilog

[r_p_sanna]

Elke instantie help me hoe Matlab model interface in Verilog.
De doelstelling is als ik een matlab model dat de input krijgt van de verilog en genereert output hebben.Verilog moet het gebruik van de Matlab-uitgang voor verdere verwerking.

 

[Agha]

Om dit te doen moet je Xilinx ISE in uw computer.Wanneer je het installeert, in uw MATLAB Simulink bibliotheek de Xilinx bestanden zal verschijnen.Toen in Xilinx Blockset / Basiselementen er is vernoemd componenten "Black Box".Wanneer u sleept deze componenten om uw Simulink project Zij verzoekt u over de verilog bestand voor.Voor uw verilog bestand zijn er een aantal simples regels moeten worden nageleefd, zoals de vaststelling van de twee vaste pinnen voor klok ANC klok anable en met alle pinnen kleine letters.Het is beter om haar te helpen.
succes.

 

[korgull]

Gerelateerd aan dit onderwerp, was ik vroeg me af of een van je voorbeelden van elektrische circuits die zijn beschreven in Simulink hebben.Ook ik probeer dit soort dingen, maar alle voorbeelden die ik heb zijn van dingen als "air conditioners" of "biomedische toepassingen" in plaats van schakelingen *. *Is er een algemene bibliotheek, dat ik een kijkje kunnen nemen om te proberen in onze ontwerpen stroom?

bedankt