D
dazzling_deepika
Guest
y inductie nergens in digitaal ontwerp overwogen (lay-out, vertraging schatting, enz.)?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
Z
Zat
Guest
Goede vraag.
Idealiter zou moeten zijn.
Ik denk, kunnen er paar redenen:
1) Het ontbreken van ondersteuning van 'self-IND' & 'wederzijdse-IND' in Spef, DSPF netlists die wordt gebruikt in timing analyse.
2) Tool dat dergelijke netlists met zelf-IND & wederzijdse-IND in timing / vertraging & noise_induced_delay en signaal-cross-koppeling en zo verder begrijpt.
Nu zal ik je vertellen waar wij zorgen voor inductie.
Van 90nm en beneden - Als ik een kijkje nemen in ieder DRM [Design Rule Handmatig] vanaf elke gieterij [ten minste TSMC en Chrt] Het heeft een nieuw ontwerp van regels met betrekking tot parallel lopen lengte en het aantal bochten in de directe nabijheid van alle metalen constructies.
Routers zijn zich bewust van deze.
DRC verificatie controleert deze.
BTW, self & wederzijdse parasitaire inductantie worden gewonnen in Mixed-Signal en pure Analoog ontwerpen.
Idealiter zou moeten zijn.
Ik denk, kunnen er paar redenen:
1) Het ontbreken van ondersteuning van 'self-IND' & 'wederzijdse-IND' in Spef, DSPF netlists die wordt gebruikt in timing analyse.
2) Tool dat dergelijke netlists met zelf-IND & wederzijdse-IND in timing / vertraging & noise_induced_delay en signaal-cross-koppeling en zo verder begrijpt.
Nu zal ik je vertellen waar wij zorgen voor inductie.
Van 90nm en beneden - Als ik een kijkje nemen in ieder DRM [Design Rule Handmatig] vanaf elke gieterij [ten minste TSMC en Chrt] Het heeft een nieuw ontwerp van regels met betrekking tot parallel lopen lengte en het aantal bochten in de directe nabijheid van alle metalen constructies.
Routers zijn zich bewust van deze.
DRC verificatie controleert deze.
BTW, self & wederzijdse parasitaire inductantie worden gewonnen in Mixed-Signal en pure Analoog ontwerpen.
E
elbadry
Guest
Ik denk dat zelfs in analoog ontwerpen, Inductance extractie niet gebruikelijk is (misschien inductie winning tools zijn duur).Vaak kunnen mensen doen goed werk, zelfs zonder inductie extractie.Daarnaast smulation met inductantie is gevoelig voor convergentie problemen.Na velen van hen zullen maken simulatie nogal omslachtig
R
rfsystem
Guest
De aard voor inductantie effecten is anders dan capaciteit.
De netto-interactie is een lage complexiteit probleem voor capacitieve koppeling.Alleen volgende neigborhood netto koppeling moet worden overwogen.Vanwege de hoge stapeling van metaal krijgen meer 2,5 dimesional om de koppeling te krijgen, maar de schaal factor is een M * n kwestie (n ist het aantal netten).
De inductieve koppeling is veel ingewikkelder omdat de terugkeer huidige pad niet vooraf bekend is dus afhankelijk van de werkelijke netto-inductie van de koppeling van invloed kunnen zijn nog veel meer koppelingen.In extreme gevallen van inductieve koppeling van spike stroomvoerende Suppy lijnen en gevoelige analoge net een n ^ 2 koppeling probleem.
De toekomst is vergelijkbaar met koppeling schatting en tegen te gaan zijn gevoeligheid gedreven koppeling schatting en lay-out ontwerprichtlijnen cap.
De netto-interactie is een lage complexiteit probleem voor capacitieve koppeling.Alleen volgende neigborhood netto koppeling moet worden overwogen.Vanwege de hoge stapeling van metaal krijgen meer 2,5 dimesional om de koppeling te krijgen, maar de schaal factor is een M * n kwestie (n ist het aantal netten).
De inductieve koppeling is veel ingewikkelder omdat de terugkeer huidige pad niet vooraf bekend is dus afhankelijk van de werkelijke netto-inductie van de koppeling van invloed kunnen zijn nog veel meer koppelingen.In extreme gevallen van inductieve koppeling van spike stroomvoerende Suppy lijnen en gevoelige analoge net een n ^ 2 koppeling probleem.
De toekomst is vergelijkbaar met koppeling schatting en tegen te gaan zijn gevoeligheid gedreven koppeling schatting en lay-out ontwerprichtlijnen cap.