hulp over 50ns filter van I2C

S

sadfish

Guest
Is er iemand weet hoe de 50ns filter voor I2C ontwerp?
Het wordt gebruikt voor het filteren van de spikes van het ingangssignaal.
is het een RC-filter?kan iemand mij een schemactic?

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />
 
sadfish wrote:

Is er iemand weet hoe de 50ns filter voor I2C ontwerp?

Het wordt gebruikt voor het filteren van de spikes van het ingangssignaal.

is het een RC-filter?
kan iemand mij een schemactic?
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />
 
een vraag ook ...
sommige toepassingen gebruikt Schottky diodes aangesloten op de voedingsspanning en de grond.Is dit genoeg om te pinnen of een extra RC-filter onderdrukken nodig?En aangezien diodes hebben een intrinsieke capaciteit wanneer omgekeerd bias, kunnen we ze gebruiken?

 
rfdipper wrote:

een vraag ook ...

sommige toepassingen gebruikt Schottky diodes aangesloten op de voedingsspanning en de grond.
Is dit genoeg om te pinnen of een extra RC-filter onderdrukken nodig?
En aangezien diodes hebben een intrinsieke capaciteit wanneer omgekeerd bias, kunnen we ze gebruiken?
 
hoi!Dank je jongens!
Maar kan iemand mij schematische te verwijzen?
Wat is bandbreedte van het filter?

 
50ns wat het betekent?
heeft het nodig om in combinatie met de VHYS van de volgende Schmitt trigger?
Toen de signalen heks pulsbreedte kleiner is dan 50ns kan niet voorbij de Schmitt trigger.
Zo ja, waarom kan ik geen gebruik maken van een signaal is de heks Xor van het input signaal en 50ns vertraging input signaal naar het ingangssignaal te controleren.het kan ook de singal heks pulsbreedte kleiner is dan 50ns niet kan passeren.

 
Ik kan u vertellen wat ik gebruikte in mijn circuit.
In principe heb ik een Schmitt Trigger, Na dat twee condensatoren (een tot een ander & VDD tot GND).Dit is gelijk aan RC laagdoorlaat, ben (RI verwijst naar die van de MOS).Daarna kunt u een andere verbinding Schmitt trigger.

Dus eigenlijk zijn

signaal -> Schmitt Trigger-> GLB VDD en GND-> 2e Schmitt trigger.

Dus het ontwerpen, kiest u de condensator en dan de grootte van de Eerste Schmitt Trigger MOS's W / L zo te onderdrukken de 50ns Pulse.

Dit 50ns pols onderdrukking betekent dat als ik 50ns Pulse geven (waarvan de logica het hoog tijd is 50ns), dan is het niet tot uitdrukking moeten komen om de uitvoer naar de kern kant. (Zelfs niet glitch).

Maar er is enige dubbelzinnigheid, De I2C specs specificeert niet of het gaat om enkele puls of meerdere stroom van pulsen.Beacause in het laatste geval, na enige tijd, zal het circuit beginnen te reageren op de stroom van pulsen als de interne punten hebben geen tijd om kwijting aan steady-state waarde.

 
Waarom u dont bouwde een geschakeld filter 50ns vertraging van het signaal te onderdrukken?Is dat wat je wilt?Leg meer please.

U kunt met behulp van een SPST enkelpolige Signle-Throw.

 
djalli,

zeg je voor mij.Ik geport het ontwerp van 0.18u tot 0.13u cmos Technolgy.Ik vond de methode die ik vroeger veel eenvoudiger en effectief.

 
Als u een schakelaar filter 50ns vertraging van het signaal te onderdrukken gebouwd, moet je nog een kloksignaal.Ik ben het met rajesh13, is zijn resolutie eenvoudiger en effectief.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top