hulp ontwerp bandgap spanning referentie circuit.

[triquent]

Ik probeer het ontwerp van de bandgap voltage referentie circuit.(De Opamp pnpBJT type) De spec.Vdd = 2.5V Vout = 1.25V Itotal <10uA.Ik kan het ontwerp van de weerstand R1 en R2 door dVout / dt = 0 en krijgen Vout = 1.25V.Maar de Vout verandering te veel met de temperatuur, Vdd.Ook PSRR is te groot.PSRR =- 40dB bij DC.Maar PSRR bijna gelijk 0 op 1GHz.
Mijn vraag is
1) hoe het ontwerp van de PBO's maat?
2) hoe het ontwerp van de op_amp maat?
3) Hoe het verbeteren van de Vout ongevoeligheid voor T, Vdd.En PSRR?
4) kunnen we bespreken het ontwerp procedure?hoe je grootte van elke transistor's?Ik ben een nieuwe beginner totaal verward.
Sorry, maar je moet inloggen om deze gehechtheid

 

[electronrancher]

Nou, dit is niet echt een bandgap.dit circuit maakt een ptat stroom van (kt / q) ln / R.

ptat is evenredig met de absolute temperatuur - het is lineair stijgt met temp.

te krijgen een magische spanning, moet u deze huidige dumpen in een diode plus weerstand.diode spanning daalt met temp, zodat de schaal van de weerstand tot annulering van de twee hellingen om een vlakke spanning op kamer.het kan niet exact 1.25V, elk proces heeft een andere magische spanning - zelfs twee cellen in hetzelfde proces kunnen verschillende spanningen voor het platte vlak bij kamertemperatuur.

PBO grootte moet lang en grote wedstrijd te worden.schaal van de PBO's te hebben vdsat = 150mV en u moet op OK.langer PBO's (of meer op-amp winst) zal verminderen de gevoeligheid voor Vdd / PSRR (hetzelfde).proberen op amp winst van 55-65dB.meer en heb je een harde tijd te stabiliseren - Ik stel alleen maar met behulp van een eenvoudige versterker op uit enige CMOS boek.

U kunt uploaden van uw perceel van Vout vs temp - dat zou moeten helpen

 

[triquent]

Thankd!
hoe de schaal van de PBO grootte te hebben vdsat = 150mV.Ik dacht dat de vdsat is vastgesteld, aangezien het model wordt gegeven.wat bedoel je de grootte PBO noodzaak om lang en groot zijn?lange middelen lengte?grote middelen breedte?
Ik zal mijn uploaden vdd vs temp curve volgende keer.de spec noodzaak vdd verandering binnen 5mV meer dan 0 ~ 100C.maar mijn meer 10mV.

electronrancher wrote:

Nou, dit is niet echt een bandgap.
dit circuit maakt een ptat stroom van (kt / q) ln / R.
weet niet hoe de temperatuur gevoeligheid te verminderen.ptat is evenredig met de absolute temperatuur - het is lineair stijgt met temp.te krijgen een magische spanning, moet u deze huidige dumpen in een diode plus weerstand.
diode spanning daalt met temp, zodat de schaal van de weerstand tot annulering van de twee hellingen om een vlakke spanning op kamer.
het kan niet exact 1.25V, elk proces heeft een andere magische spanning - zelfs twee cellen in hetzelfde proces kunnen verschillende spanningen voor het platte vlak bij kamertemperatuur.PBO grootte moet lang en grote wedstrijd te worden.
schaal van de PBO's te hebben vdsat = 150mV en u moet op OK.
langer PBO's (of meer op-amp winst) zal verminderen de gevoeligheid voor Vdd / PSRR (hetzelfde).
proberen op amp winst van 55-65dB.
meer en heb je een harde tijd te stabiliseren - Ik stel alleen maar met behulp van een eenvoudige versterker op uit enige CMOS boek.U kunt uploaden van uw perceel van Vout vs temp - dat zou moeten helpen

 

[crazyamd]

lees Grey of Lee's boeken voordat je verder gaan ....

 

[rongli]

Ik denk dat eerste kiezen de grootte van de erramp's, het is ongeveer 3 5times van de meeste kleine size.then overwegen de huidige bron en vindplaats spanning type.

 

[electronrancher]

vdsat = sqrt (Id / (2 * k '* W / L)), afhankelijk van het huidige niveau, gericht op vdsat = 150mV zal u W / L voor een apparaat.100mV of 120mV OK is ook als je een beetje meer agressief te krijgen.

Laten we zeggen dat je een MOSFET met W / L = 10 en Id = 10uA dat geven vdsat = 150mV.Nu voor 20uA en dezelfde vdsat, alles wat je hoeft te doen is W / L = 20.Dat zal je op snelheid enigszins.

 

[triquent]

bedankt.Nu heb ik de goede VREF vs temp en VREF vs Vdd.Beide veranderingen in 4mV.Nu is mijn vraag is hoe goed PSRR ontwerp.De Op-Amp winnen is groot?hoe u de Op_Amp 's winnen?Toegevoegd na 7 minuten:Vergeet de spec voor PSRR is vrefdB <-50dB bij DC en vrefdB <-40dB van DC tot 1GHz zeggen bij de toepassing van AC signaal op VDD.Ik controleerde papier, nooit zag mensen hebben zulke kleine PSRR bij hoge frequentie.meestal in de papieren bij hoge frequentie PSRR dicht bij 0dB.Ik weet niet of de professor verkeerd is.
Ook de voorbijgaande simulatie noodzaak VREF afwijking <2mV bij de toepassing van een puls 2.5 ~ 2.8V op Vdd.Ik heb 200mV afwijking.
Suggesties?Toegevoegd na 39 minutenit is mijn PSRR simulatie resultaten.
Sorry, maar je moet inloggen om deze gehechtheid