hulp: ongeveer LCD model

[knap]

Ik heb het ontwerp van een lcd-controller in verilog.Nu wil ik om na te gaan, dus ik heb een lcd-model dat mijn lcd-controller kan werken.En het LCD display model moet het beeld dat zal me helpen om de LCD-controller te verifiëren s prestaties.Waar kan ik een dergelijk model?Kunt u mij vertellen?Heeft u een betere manier om mijn LCDC verifiëren?Thx!

 

[CRISP]

knap wrote:

Ik heb het ontwerp van een lcd-controller in verilog.
Nu wil ik om na te gaan, dus ik heb een lcd-model dat mijn lcd-controller kan werken.
En het LCD display model moet het beeld dat zal me helpen om de LCD-controller te verifiëren s prestaties.
Waar kan ik een dergelijk model?
Kunt u mij vertellen?
Heeft u een betere manier om mijn LCDC verifiëren?
Thx!

 

[knap]

Nee ik alleen het ontwerpen van een LCD-controller.De analoge driver is niet inbegrepen.

 

[Realtek]

depende waarop golfvorm uw LCD-controller nodig
zonder chauffeur
kunt u alleen simuleren de de golfvorm whuch bestuurder kan recept
maar kan niet laten een foto
misschien gebruik FPGA Driver IC is de beste manier om uw code te controleren
zo niet.je schrijft het model zelf
anders niemand weet wat voor soort signaal dat u nodig hebt!

 

[Balik]

het is echt beter controller inchecken FPGA eerste
vooral als je wilt gebruiken dithering voor STN omdat in dit geval is het niet alleen belangrijk golfvorm maar algoritme van dithering te

 

[knap]

Ok, nu heb ik ontwikkelde een evaluatie bord voor mijn lcd-controller te evalueren.Ik zal opgeven ontwerpen van een lcd-model.
Ongeveer een maand geleden, hoorde ik van iemand die vertelde me dat ik kan vinden een LCD-scherm model om mijn ontwerp te verifiëren. Het LCD-paneel-model is geschreven in C of een andere taal op hoog niveau en het kan verwijzen naar simulator via PLI, en het kan communiceren met Solaris via win32 programma, dan kan het display van de foto.
Om Balik: Ik ontwerp een STN LCD-controller.maar ik denk dat de dithering algoritmen of FRC is de interne algoritmen, en mijn lcd-controller en interface is compatibel met de meeste lcd-paneel, de interface signaal ld [15:0], sclk, LP, FLM, ACD.

 

[LYU]

in dit ontwerp, moet u rekening houden met de "horizontale timing beperkingen"?
Enige tijd moet worden toegestaan voor de DMA-overdracht en voor de gegevens te verspreiden van de FIFO-pad in de LCD-interface.Het datapad laency krachten aantal beperkingen op de bruikbare minimumwaarden voor horizontale breedte in veranda STN-modus.
Kunt u mij wat details over?