Hulp nodig bij een codering verilog bi-directionele poort als deze.

[GoldServe]

Hi Guys,

Ik heb wat verilog codering helpen.Ik probeer een state machine die volbrengt wat de logica spoor hieronder schrijven doet.

USB Data Bus is een bi-directionele poort
USB Signalen zijn commando signalen in de chip.
WR FRD # en # zijn flitsers lezen en schrijven in de chip
JTAG signalen zijn standaard JTAG signalen uit en TDO (IO35) wordt in de chip

Als je kijkt naar het spoor, zult u zien dat op het tijdstip t 3.2355 hr, FRD # gaat laag en de bi-directionele poort richting verandert meteen wordt uitgestuurd en de gegevens op de databus.Iedere hulp bij het coderen zoiets als dit zou nuttig zijn!<img src="http://img165.imageshack.us/img165/1341/2programidlewritedrte7.th.png" border="0" alt="Need help in coding a verilog bi-directional port like this." title="Heb je hulp nodig in de codering een verilog bi-directionele poort als deze."/>

 

[avimit]

Hoi
1.Op tijdstip t 3.2355 uur, is FRD niet verandert, zijn WR die verandert
2.Ik zie geen indicatie van richting te veranderen van een Databus waar in het ontwerp, zodat de gegevens (?) Ziet eruit als een unidirectionele bus in plaats van bi-directionele bus
3.Als je me een duidelijke uitleg, ik zou kunnen helpen.Ik denk dat het nogal eenvoudig hanlde bi-di bus in VHDL of Verilog.
KR
Avi
http://www.vlsiip.com

 

[GoldServe]

Als je goed kijkt op 3,2355, Cursor E, zal u in feite zien FRD gaan laag.Wat mij verbijstert is dat wanneer FRD gaat laag, de Databus krijgt de waarde die werd verschoven uit de vorige cyclus dus JTAG infact de bus is bi-directioneel.Dit brengt mij aan te nemen dat de tri-state controle van de bus is gedaan door de controller en de tri-state in slechts aangesloten op FRD omdat er geen vertraging bij FRD gaat laag wordt wanneer de gegevens op de databus.

Vertel me als mijn veronderstellingen juist zijn!Bedankt!