V
varunvats69
Guest
Hoi,
Ik ontwierp een 2-1 Mux met behulp van een bufif1 en een bufif0 (dossier bijgevoegd).
De simulatie resultaten (wave.jpg) tonen aan dat de output OUT gaat in onbekende toestand x op twee gevallen, een aan het begin en de andere wanneer S (ctrl-ingang) overgangen tot 1 van 0.Kan iemand uitleggen dit gedrag?Ik gebruikte typische vertraging waarden bij simuleren.Het lijkt mij is het vanwege het signaal ingangen (in0 en in1) en de controle-ingang S veranderen gelijktijdig, omdat het tweede x niet optreden wanneer veranderde ik het signaal ingangen in0 en in1 8 tijdseenheden na de ctrl-ingang S. Ik heb echter niet in staat geweest om mezelf te overtuigen van.<img src="http://img268.imageshack.us/img268/7082/wavea.jpg" border="0" alt="Help with Verilog simulation" title="Hulp bij Verilog simulatie"/>Last edited by varunvats69 op 24 augustus 2009 18:56, edited in totaal 1 keer
Ik ontwierp een 2-1 Mux met behulp van een bufif1 en een bufif0 (dossier bijgevoegd).
De simulatie resultaten (wave.jpg) tonen aan dat de output OUT gaat in onbekende toestand x op twee gevallen, een aan het begin en de andere wanneer S (ctrl-ingang) overgangen tot 1 van 0.Kan iemand uitleggen dit gedrag?Ik gebruikte typische vertraging waarden bij simuleren.Het lijkt mij is het vanwege het signaal ingangen (in0 en in1) en de controle-ingang S veranderen gelijktijdig, omdat het tweede x niet optreden wanneer veranderde ik het signaal ingangen in0 en in1 8 tijdseenheden na de ctrl-ingang S. Ik heb echter niet in staat geweest om mezelf te overtuigen van.<img src="http://img268.imageshack.us/img268/7082/wavea.jpg" border="0" alt="Help with Verilog simulation" title="Hulp bij Verilog simulatie"/>Last edited by varunvats69 op 24 augustus 2009 18:56, edited in totaal 1 keer