hulp> DSSS uitvoering

[rave1786]

hoi
Ik doe VHDL implemntation van DSSS als mijn b-tech project
Ik ben in staat geweest om code voor pn volgorde generator schrijven
Ik zit vast op BPSK modulator en demodulator
Ik ben niet lastig over synchronisatie
de demodulator heeft een low pass filter (integrator) en een besluit apparaat
kunnen sommige voorstellen over hoe de uitvoering ervan
is het mogelijk om het filter als spar laagdoorlaatfilter te voeren
Ik heb het net gezocht en vond dat een oplossing Matlab Simulink en Xilinx systeem generator wordt gebruikt
maar ik heb geen idee over wat ze zijn en hoe de uitvoering van bovengenoemde
kan iemand suggesties gidsen.
de doelstelling FPGA mij zou gaan gebruiken, is Spartaans 3e en Xilinx ISE 9.2i lite gereedschap

 

[ashokkumar.am]

Hi Friends,
We kunnen het ontwerp van het FIR filter met behulp van Matlab versie 7.1 of hoger.
Ga naar de command window, type "fdatool" ontwerp per ur specificaties, dan gewoon omzetten naar VHDL codering..
de zeer eenvoudige manier om om te zetten naar VHDL-codering, zonder systeem gen voor filter design.

met betrekking
Ashok Kumar