hulp DSSS ontvanger synchronistion

[rave1786]

Ik doe VHDL implementatie van DSSS als mijn BTech project
mijn doel bestuur is spartan 3e
Ik heb kunnen pn volgorde generator ontwerp, BPSK modulator en demodulator.
de output van BPSK demoduator heeft een lichte achterstand mbt het invoeren van BPSK modulator.
mijn PN sequentie is 16 bit en bezet bericht precies een beetje.
na BPSK demodulatie ik het signaal despread en hier komt het probleem
hoe vermenigvuldig de gecodeerde signaal met pn volgorde.
Ik bedoelde enkele theorie en kwam termen signaal acquisitie en tracking.
kan iemand mij vertellen hoe ze te implementeren in VHDL.
Ik ben dringend behoefte zoals ik heb mijn verslag voorleggen in tien dagen.
bedankt

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutraal" border="0" />

 

[balu3205]

kunt u mij vertellen pl u het materiaal gebruikt voor de uitvoering van DSSS in VHDL ..?

 

[rubana]

iam doen ds CDMA zender project gebaseerd op FPGA & VHDL kan u me helpen kan u zorgen voor mij code voor PN code generator & BPSK modulator
mijn e-id is rmirza1 (at) rediffmail.com