huidige lay-out en vertekenende spiegel staat

[whlinfei]

Hi all,

Ik gebruik diverse lopende spiegels in mijn ontwerp, met 1uA als een eenheid.

Ik ben niet zeker over de transistor grootte die ik moet gebruiken.
Is dat een normale norm voor de verhouding van Vds (EVF) over Ve te houden aan de vertekenende stabiel te houden.

ps in de simulatie is er geen probleem, elke spiegel in de huidige verzadiging regio.maar ik ga fabriceren deze chip, ik weet niet zeker als het een probleem zal hebben.
Ik gebruik 0.13 proces IBM.

 

[jgk2004]

Hallo Whlinfei,

Het bedrag van Vds (EFF), laten we zeggen Overdrive is afhankelijk van uw ontwerp.Als zijn gewoon een standaard niet zo snel ontwerp ik iets zou zeggen van 100mV tot 150mV is perfect.Het hangt ervan af als je veel cascoding aan het doen zijn ...Als het moet snel je moet ons meer, 150mV tot 250mV.
Omdat ik niet weet wat je ontwerpen, moet u beslissen ....

 

[skowe26]

Voer een hoekje of Monte Carlo simulatie te controleren verder.