Hold tijd quesiton ..

[Corgan]

Als een flop houden tijd probleem heeft, dan zal metastabiele.
En de spanning niveau van Q (output) van de flop niet kon worden determinate.

Is de bovenstaande verklaring juist?

 

[IanP]

U kunt lezen "Timing en metastabiliteit" sectie van deze site en dan is het antwoord zal duidelijk zijn ...

http://en.wikipedia.org/wiki/Flip-flop

 

[yeewang]

niet precies.

De metastabiliteit wordt veroorzaakt door een klein venster timing rond de klok rand.

Als houd schending tijd gebeurt, de output waarde gaat naar onbekend / willekeurige waarde typisch.

 

[haosg]

in de simulatie, als een overtreding hebben DFF te houden, moet de Q worden X staat (unknow staat).
maar in real-chip, de Q moet worden lage spanning of hoge spanning, maar kan niet bepalen laag of hoe.zei ook geen X staat in real-chip, alleen occure in de simulatie.

 

[spauls]

Houd tijd is in principe de tijd aanvr door een data toremain stabiel, na geldige CLK rand,
metastabiliteit zal ook veroorzaakt door schending set-up

 

[tybhsl]

Hoe kan ik elimineren houden tijd warnnings afgegeven door de EDA-tools?Bedankt.

 

[power-twq]

ja, wat u zegt is juist.Als een flop houden tijd probleem heeft, dan zal het worden

metastable.And de spanning niveau van Q (output) van de flop kon niet determinate worden.Corgan wrote:

Als een flop houden tijd probleem heeft, dan zal metastabiele.

En de spanning niveau van Q (output) van de flop niet kon worden determinate.Is de bovenstaande verklaring juist?