hoeveel marge moet hebben?

[stormwolf]

Ons project is een 100M soc, en proces is 0,18, en hoeveel timing marge moet verlaten?bedankt.

 

[semi_jl]

Hoi,
De frequentie 125M is OK, in mijn opinie.

 

[Nitu]

semi_jl wrote:

Hoi,

De frequentie 125M is OK, in mijn opinie.

 

[xiaoyoujun]

Als uw CLK is 100M (10ns), gebaseerd op TSMC en UMC gieterij, op 5% marge timing is beschikbaar voor uw ontwerp (langzame geval).Voor TSMC / UMC / ibm / in kaart gieterij, zijn hun timing nauwkeurige modellen op basis van hun proces.Dus 5% marging genoeg is.

 

[spotvogel]

uit mijn verleden.

setup marge kan worden 1ns,

Houd tijd marge kan worden 0.2ns.met vriendelijke groetstormwolf wrote:

Ons project is een 100M soc, en proces is 0,18, en hoeveel timing marge moet verlaten?
bedankt.

 

[laglead]

stormwolf wrote:

Ons project is een 100M soc, en proces is 0,18, en hoeveel timing marge moet verlaten?
bedankt.