Hoe wordt kort schendingen in SoC ontmoeting te vermijden?

[srinivasank]

Hallo vrienden IAM werkt aan soc ontmoeting iam het ontwerpen van een digitale ASIC Na mijn plaats van standaard cellen en proef routing, krijg ik bijna 600 korte schendingen Kan iemand mij vertellen hoe je korte overtredingen te voorkomen

 

[kumar_eee]

Wat voor soort broek ze zijn?. Signaal netten of Power Nets?.

 

[srinivasank]

hi kumar Ik heb zojuist het scherm schot van het Het zegt "Regular via de Net PLE_IN & Verstopping van de cel in3, laag M2 = ...."

 

[kumar_eee]

Heeft u routing verstopping?. Ik denk dat het iets met routing verstopping.

 

[srinivasank]

Ik heb niet Dan zet geen routering verstopping of plaatsing blokkade waar is de overtreding tussen de draad en de cel verstopping uit

 

[itsmeteja]

Case i :: Je zou kunnen hebben cel interne geometrieën, in de PNR-tool zou kunnen zijn gemodelleerd als routing blokkade intern in de cel om de PNR-tool om te doen routing dienovereenkomstig aan te geven. Open de GDSII / oase / laff van de cel en bevestigen dat er zijn geometrieën aanwezig zijn en die u kunt bewerken / verwijderen van de blokkades intern in de cel geval ii :: Er kunnen mobiele pin-toegangspunt is niet gemodelleerd naar behoren door PNR-tool.