Hoe werkt dit circuit werk?

Q

qslazio

Guest
dit is een opamp gebruikt in bandgap
Ik weet alleen dat M1 M2 M3 M4 M5 worden gebruikt om de input offset spanning systematisch te minimaliseren.

Maar ik kan niet achterhalen hoe het werkt goed te doen.
Kan iemand me helpen om het detail beschrijven?

Thanks a lot!!

 
M3 kan worden beschouwd als een curent bron.
Dan M1-M2, M4-M7 vormen een negatieve feedback, stabiliseren de gate spanning van M1/M6
te waarde die idealiter () zorgen nul systematisch te compenseren.
Maar weet je zeker dat de spiegel ratio voor M2 en M4 is 1:2 niet 1:1?

 
Ik denk niet dat dit circuit zal de offset te verbeteren, kan het erger.De enige advatage is om de winst te verhogen 2-4 keer.

 
Alles Gute wrote:

M3 kan worden beschouwd als een curent bron.

Dan M1-M2, M4-M7 vormen een negatieve feedback, stabiliseren de gate spanning van M1/M6

te waarde die idealiter () zorgen nul systematisch te compenseren.

Maar weet je zeker dat de spiegel ratio voor M2 en M4 is 1:2 niet 1:1?
 
Naar mijn mening is er geen feedback van M1, M2, M4-M7.
het circuit U toegevoegd (M1-M5) is waarschijnlijk alleen voor de winst van OP verhogen.
te praten over systematische compenseren, is het meestal omgekeerd evenredig aan de winst.
dus steeds meer winst, vermindering van systematische compenseren.

 
je hebt gelijk, toename van de winst van de eerste fase kan de systematische daling compenseren bedoelde ingang.
Echter, als de extra circuit alleen wordt gebruikt voor het verhogen van winst, waarom niet alleen verhoging van de bias stroom van de differentiële pair?Ja, zal het de macht, maar dit topologie ook gebruik maken van extra bias huidige en ook gebruik maken van eatra apparaten.

wat ik dacht over de feedback is als volgt:
Vg1 verhoging -> ID6 verhoging -> ID7, ID5, ID2 verhoging -> ID1 daling -> Vg1 dalen.

Ik ben niet echt zeker.Hoop voor meer discussie.

 
Quote:

Vg1 verhoging -> ID6 verhoging -> ID7, ID5, ID2 verhoging -> ID1 daling -> Vg1 daling
 
hi ..

Ik zie nog een probleem in de dimensionering van de laatste etappe nmosM8.
U ziet in de normale open lus geval ..
I (M10) = I
I (M3) = I
I (M1) = I (M2) = I / 2
I (M4) = I (M5) = I (vanwege ratio van 1:2 b / w M2 en M4).
I (M7) = 4.5I
maar ik (M

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Koel" border="0" />

NMOS = 2.25I.
I (M7) niet gelijk is aan I (M

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Koel" border="0" />

.
dit is niet evenwichtig DC bias condition.this zelf zal geven wat extra compensatie in de openloop.
COMING AAN BACT VG1 analyse.
wanneer VG1 door V Dv, dan ben ik (M1) = I / 2 Di, I (M2) = I/2-Di, dus VGS (M2) te verminderen.
I (M4) = I (M5) = I/2-Di, I (M7) = 4.5I-4.5Di, I (M

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Koel" border="0" />

= 4.5I 4.5 Di (ervan uitgaande dat M8 grootte is 9 / 2 tot 19/2..From 2.25I tot 4.5I).
dus opout vermindert wanneer VG1 toeneemt.
bacically deze architectuur is een andere manier om extra voordeel en extra afwikkeling reactie te .. (laatste satge kan bron en sink klein signaal stroom in een betere manier dan gewone opmap.)

als iets mis, plz laat het me weten.

 
Ik denk dat je het mis.je moet niet disconneted die knikt.omdat ik denk dat is waar de feedback gebeurt.Ik denk dat de pbias is van een aantal diode aangesloten transisitor en deze transistor is aangesloten op een stroombron.Dus waarom niet analize door het opnemen van vooringenomenheid circuit.Wanneer u dat doet, kunt u achten pbias als een huidige bron bias, niet een spanningsbron bias.
just my guess

 
Ik denk niet dat het doel van M1 ~ M5 heeft niets te maken met systematische compenseren.Dit is een slim ontworpen OPamp met push-pull eindtrap.U moet denken van M1 ~ M5 als niveau shifter blok waarin een andere replica van versterkte uitgangsspanning levert van de eerste fase van de PMOS bestuurder M7.Het werkingsprincipe is current-mode gebaseerd en biedt minimale faseverschuiving, die natuurlijk, heeft weinig effect op de nauwe lus stabiliteit van de totale Opamp.

Challenge me als je het anders denken

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Lachten" border="0" />
 
Dus deze versterker heeft geen behoefte aan een plafond voor compensatie?

 
Raadpleeg "Marc G. Degrauwe et al.." Adaptive bronaanpassing CMOS Versterkers "IEEE JSSC, vol. 17, juni 1982"

 
Marshel wrote:

Dus deze versterker heeft geen behoefte aan een plafond voor compensatie?
 
De geluidsemissie van dit circuit moet ongeveer hetzelfde als de traditionele spanning modus tegenhanger: de lage frequentie ruis prestaties dienen te worden gedomineerd door de eerste fase, terwijl de hoogfrequente ruis gedrag meer aandacht vanwege het bestaan van nul ingevoerd door de compensatie moet cap.U kunt analyseren of simuleren het geluid gedrag met circuit simulator te graven meer gedetailleerde info.Have fun!

 
Hallo allemaal,

Transistors M1, M2, M3 zijn een huidige substractor circuit.met dit soort circuit kun je schijf van je push-pull uitgang podium met het differentieel uitgangssignaal en het is complementair signaal genrated door de substractor.

De verbinding tussen de M5 en M3 zal waarschijnlijk maakt en auto-bias circuit.

 
het is een push-pull uitgang OTA.Wat compenstion, denpends het op de polen.

 
fantaci wrote:

Ik denk dat je het mis.
je moet niet disconneted die knikt.
omdat ik denk dat is waar de feedback gebeurt.
Ik denk dat de pbias is van een aantal diode aangesloten transisitor en deze transistor is aangesloten op een stroombron.
Dus waarom niet analize door het opnemen van vooringenomenheid circuit.
Wanneer u dat doet, kunt u achten pbias als een huidige bron bias, niet een spanningsbron bias.

just my guess
 
Dit is gewoon een klasse AB opuput OPA met M1-M5 als een level shifter.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top