Hoe voor snelle uitbreiding in Xilinx FPGA?

[mhytr]

Ik vond dat een 16bit toevoegingen in Spartan3 FPGA hebben een vertraging van ongeveer 6ns.
Maar de embeded 18bit multiplicatoreffecten in Spartan3 FPGA hebben een vertraging van slechts 8 ns.
Ik wil een vermenigvuldiging gevolgd door een toevoeging in 1 kloktijd, dus ik moet reduuce de vertraging van de uitbreiding.
Kan iemand mij wat advies geven?Bedankt

 

[echo47]

Die ns nummers lijken te traag.Hoe snel heb je nodig om over te gaan?Welke snelheid versie chip gebruikt u?Hoeveel bits van het multiplier gebruikt u?Normaal gesproken wilt u opnieuw het rekenkundig te gebruiken pijpleidingen.Als u ons voorbeeld test code die kan worden samengesteld, misschien kan iemand suggereren verbetering.

 

[bibo1978]

gebruik van een parallelle pijplijnsnelheid multiplicatoreffecten met een uitbreiding,
op deze manier zul je niet los je doorzet, dus krijg je een resultaat per klokcyclus, maar je zult een aantal latentie.

 

[Johnson]

Ik veronderstel dat basedon uw const.synthese tool zal kiezen voor de beste, dus dat het beter is om te werken rond het op de synthese const.Maar grote addre altijd snelheid probleem!