Hoe tot $ setup, $ hold en $ breedte systeemtaken in verilog gebruiken?

[aswin123]

Hoe tot $ setup, $ hold en $ breedte systeem taken in verilog gebruiken. in welk blok kunnen we gebruik maken van deze verklaringen (ik bedoel altijd blokkeren of te specificeren blok) kan iemand mij expalin met voorbeeld

 

[chiguoquan]

ze gebruiken als deze (te specificeren blok ligt tussen module en endmodule) specificeren specparam tIFCLK = 20,83, tSRD = 12,7, tRDH = 3,7, tSWR = 12,1, tWRH = 3,6, tSFD = 3,2, tFDH = 4,5, tSFA = 25, tFAH = 10; $ setup (slrd, posedge clk, tSRD); $ hold (slrd, posedge clk, tRDH); $ setup (slwr, posedge clk, tSWR); $ hold (slwr, posedge clk, tWRH); $ setup (gegevens , posedge clk, tSFD); $ hold (data, posedge clk, tFDH); $ setup (fifo_addr, posedge clk, tSFA); $ setup (fifo_addr, posedge clk, tFAH); endspecify

 

[calm]

elke verilog boeken kunnen oplossen van uw probleem