hoe te realiseren 3-state control, indien FPGA zijn bus-master.

[ilikebbs]

hi, alle
Ik wil gebruiken FPGA te lezen en te schrijven flash
FPGA zijn gegevens bus master, hoe tot 3-controle door de overheid te realiseren?
Kunt u me een voorbeeld geven?
bedankt.

 

[opstand]

hoi,

U zeg niet welke taal u gebruikt.Mijn voorbeeld is in VHDL.Ik hoop dat het helpt u.

flashIO <= flash_data wanneer write_en = '1 'else (anderen =>' z ');

flashIO is een input / output dataport aan de flitser.Wanneer het signaal write_en = '1 'de flash_data verschijnt op de uitgang.tijdens write_en = '0 'flash_IO is tristate en de flitser kan de gegevens die op de bus.Het lezen van de flashIO haven is mogelijk de hele tijd.

U moet toevoegen uw controle signaal als CS, OE ...enz.

 

[ilikebbs]

Ik begrijp het.
Heeft u bijvoorbeeld voor FPGA lezen en schrijven flash?
bedankt

 

[opstand]

Sorry, ik heb geen een monster voor flash apparaten.U kunt zoeken naar voorbeelden aync.SRAM apparaten ze hava weg van een interface.

 

[KiB]

check deze aanvraag nota van Xilinx
http://www.xilinx.com/bvdocs/appnotes/xapp246.pdf