Hoe te ontwerpen IC proefterrein

[wangkes9]

Ik heb een wirebond machine's.Dus ik wil enkele pad set voor de test
in mijn nieuw ontworpen chip, deze chip is alleen voor onderzoek.

Dus kan ik voorbijgaan aan de ESD deel van de IO?alleen metaal lag en pad laag.Natuurlijk, als ik test, ik zal mijn best doen om de statische elektronische voorkomen en de voedingsspanning in een toegestane bereik beperken.

Ik wil weten of de chip gemakkelijk kan worden beschadigd als ik het ontwerpen en testen als dit zonder ESD en bescherming IO circuit?Bedankt.

 

[zhongdg]

Ik vind dat je te ESD-bescherming voor de statische veroorzaakt door elektronische testapparatuur hebben.Het kan alleen afval een beetje ruimte.Waarom niet toevoegen ESD beveiligingsinrichting?

 

[wangkes9]

Ik heb gebruikt een aantal standaard analoge IO gegeven door faundry.

Het pad gebied is 75 * 75um ^ 2, en het andere deel met inbegrip van ESD is 75 * 300um ^ 2.
Dus ik wil nemen het.

Kun je mij een simpele ESD architectuur.

 

[prcken]

ESD is niet protable voor verschillende proces
Ik vind dat je apparaat ESD-bescherming voor uw test-chip bevatten, hoewel je niet ESD test doen.
maar je kunt vinden als er sprake is ESD-geïnduceerd effect in uw kern ckt of niet

 

[walker5678]

Misschien slechts plaats twee diode als ESD-bescherming.Het gebied van de diode moet groot genoeg zijn.

 

[forkschgrad]

Er zijn verschillende ESD-bescherming set-up.verschillende clampers.

 

[jecyhale]

U kunt beter gebruik van het ESD, maar gebruik een kleine diode ESD.
Ik is gemakkelijk te ontwerpen.

 

[randell_xtian]

altijd bezig de ESD als een deel van voorzorg in het ontwerpen van een IC.het dient een vitale rol in de bescherming, zelfs in het testen van de IC.

 

[oxplorer]

it's ok zonder esd maar wees voorzichtig

 

[randell_xtian]

hu?zonder de ESD zal de IC hebben een statische spanning als je het omgaan met de blote hand.25 kV zou leiden tot een ernstige schade aan uw IC.denken.!

randell_xtian<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

 

[ESDSolutions]

Kunt u verdere details over uw query?

- Bent u het ontwerp in 130nm technologie of kleinere node?Vanaf 130nm ESD-bescherming concepten worden steeds complexer en kernelementen zijn uiterst gevoelig voor ESD.

- Wat voor soort apparaten zijn aangesloten op het pad?Als deze kern apparaten zonder ESD richtlijnen toegepast (zie gieterij Design regel handleiding) dan heb je een lage opbrengst mogen verwachten.

- Gaat u de monsters pakket voor het maken van metingen.De meeste huizen montage geen garantie voor rendement op de hechting als er geen on-chip ESD wordt

- Bent u bang voor het gebied van voor de capaciteit?Heeft u behoefte IO> 500MHz operatie?Dan moet je zorgen te maken over parasitaire capaciteit.

Neem contact op met de gieterij of haar voorkeur ESD-partner wanneer u positief hebt beantwoord op 3 van de 4 vragen.In andere gevallen gewoon het pad voorzien.Zorg ervoor dat je een ESD-pad voor de Vdd / Vss pads omdat dit necassary tot de kern van uw IC te beschermen.