B
beckwang
Guest
Het is eenvoudig te meten VIH en VIL via DC-scan in hspice, maar hoe je het VIH (AC) en VIL (AC) waarde in hspice?
Kunt u mij wat adviezen! Dank!
Kunt u mij wat adviezen! Dank!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
L
leo_o2
Guest
Wat is uw gemiddelde voor VIH (AC)?Heb je beschrijven vergelijkingslocatie drempel?
B
beckwang
Guest
VIH (AC): AC input logica hoog
VIL (AC): AC input logica laag
VIL (AC): AC input logica laag
D
devrimaksin
Guest
Er is geen definitie,
U bent misschien verwarrend vermeerdering
vertraging en VIH.
Wanneer u een signaal op de ingang
het duurt een tijdje voor de output te reageren,
Maar op hetzelfde moment als je het verhogen van de
input, je zou denken dat de waarde op het moment van de output signaal verandert staat VIH en / of VIL, dit is niet waar.Het probleem is alleen, op een lager niveau van het signaal (of als je dichter bij de marges), duurt het langer voordat het circuit te reageren.Dat is de reden waarom WIH en WIL zijn gedefinieerd DCwise en niet AC verstandig, gelijkwaardig, als je een enorme condensator belasting op de uitgang, zie je hetzelfde effect.Dus VIH en VIL constant is en bepaald door de DC-analyse, maar propogation vertraging niet en het is een functie van het circuit belasting, ingangssignaal niveau en de sortering en vertekenende
U bent misschien verwarrend vermeerdering
vertraging en VIH.
Wanneer u een signaal op de ingang
het duurt een tijdje voor de output te reageren,
Maar op hetzelfde moment als je het verhogen van de
input, je zou denken dat de waarde op het moment van de output signaal verandert staat VIH en / of VIL, dit is niet waar.Het probleem is alleen, op een lager niveau van het signaal (of als je dichter bij de marges), duurt het langer voordat het circuit te reageren.Dat is de reden waarom WIH en WIL zijn gedefinieerd DCwise en niet AC verstandig, gelijkwaardig, als je een enorme condensator belasting op de uitgang, zie je hetzelfde effect.Dus VIH en VIL constant is en bepaald door de DC-analyse, maar propogation vertraging niet en het is een functie van het circuit belasting, ingangssignaal niveau en de sortering en vertekenende