hoe te leren schrijven testbench?

U kan verwijzen naar VHDL Bhasker's primer hoofdstuk 11 voor het starten en kunt ook deze link voor kant en klare materialen:
http://www.csee.umbc.edu/help/VHDL/samples/samples.html

 
Deze Xilinx application note kan helpen.
http://www.xilinx.com/bvdocs/appnotes/xapp199.pdf

 
Hoi,
Probeer deze link ....
http://www.doulos.com/knowhow/perl/testbench_creation/

Met vriendelijke groet,

 
Hallo, kan U verwijzen naar boeken J Bhasker voor een hoofdstuk over het schrijven van testbanken, of het boek "schrijven testbanken" door Janick Bergeron

 
Behalve aan alle bovenstaande heb ik u vragen over uw ontwerp maat?

Voor kleine en kunnen mid-range modellen zijn HDLs goede keuze, maar voor grotere ontwerp dat u (ik moet zeggen dat je de controle groep) moeten testbanken in hogere abstractie, in aanvulling op herbruikbaarheid functies schrijven.Voor deze eis moet je overschakelen naar SystemC of e.

 
(sorry voor mijn engels)
u kunt gebruiken helpen en voorbeelden van gereedschap wat je gebruikt.instrument ModelTech (ModelSim) of Aldec hebben vele voorbeelden.
en ik vind het zeer bruikbaar Peter Ashenden "VHDL kookboek '

 
Johnson schreef:

Behalve aan alle bovenstaande heb ik u vragen over uw ontwerp maat?Voor kleine en kunnen mid-range modellen zijn HDLs goede keuze, maar voor grotere ontwerp dat u (ik moet zeggen dat je de controle groep) moeten testbanken in hogere abstractie, in aanvulling op herbruikbaarheid functies schrijven.
Voor deze eis moet je overschakelen naar SystemC of e.
 
U kunt het schrijven testbench referentie, is het een goed boek

 
Raadpleeg "VHDL Made Easy"
auteurs: David Pellerin, Douglas Taylor.
Hoofdstuk negen geeft een goede inleiding over hoe testbenches schrijven.
je kunt het vanaf hier:
http://www.edaboard.com/viewtopic.php?t=40434&highlight=vhdl easy

 

Welcome to EDABoard.com

Sponsor

Back
Top