hoe te elimineren "" toewijzen in verilog netlist?

[Meshell]

Hoi,
Weet iemand hoe het verwijderen van de "zin toewijzen in verilog netlist met behulp van tools zoals Design Compiler?
Thanks a lot.

Groeten,
Meshell

 

[RBB]

Voor Design compiler ...

# #
# # Run na uitwerking
# #
set_fix_multiple_port_nets-all-buffer_constants
set verilogout_equation valse
set verilogout_no_tri true
set write_name_nets_same_as_ports true
set verilogout_higher_designs_first valse
set verilogout_show_unconnected_pins true
set hdlout_internal_busses true
set_fix_multiple_port_nets-all [get_designs]
set current_design digitalTop

# #
# # Te schrijven uit netlist
# #
change_names-regels verilog-hiërarchie
write-formaat verilog-hier-output digitalTop.v

 

[jitendravlsi]

Beste I dont weet over DC maar in de ontmoeting we doen als dit: --

Encounter verwijdert verklaringen toewijzen en geen wijziging van de netlist.Gebruik de volgende opdracht:

setDoAssign offEncounter verwijdert verklaringen toewijzen door de samenvoeging van de netten in Toewijzen verklaringen,
het veranderen van de netlist.Gebruik de volgende opdracht:

setDoAssign opEncounter vervangt Wijs verklaring met buffers tijdens het ontwerpen importeren.Gebruik de
volgende opdracht:

setDoAssign op-buffer buffer_cell