Hoe te compileren Al * te * r @ bibliotheken?

[Mimoto]

Hallo,

Ik ben het evalueren en leren Q * II 4.0 met model * s ** m_SE5.6 *.Het lijkt erop dat ik niet de voorgecompileerde bibliotheken nodig en dat moet ik de opstelling ervan.Ik zou het waarderen als iemand me kan uitleggen hoe dit te doen.Ik heb veel docs in Alt * er @ en Mo * dels * m web maar ik heb niet gevonden hoe de samenstelling van deze bibliotheken.

Bedankt en vriendelijke groet,

Mimoto

 

[mhmhmh]

Hallo

U vindt alle bibliotheken die je nodig hebt in $ env (QUARTUS_ROOTDIR) / eda / sim_lib /

Ga eerst naar Instellingen menu, en in een EDA Tool Setings -> Simulatie, koos Modelsim (VHDL / Verilog output).Na P & O heb je twee bestanden
Project_Module.vo (netlist) en Project_Module_v.sdo (SDF-bestand) in de simulatie / modelsim subdirectory.

volgende open Modelsim en verandering richt op simulatie / modelsim subdirectory

Voorbeeld voor Startix en Verilog en Gate-Level Timing simulatie:

vlib stratix_ver
vlog-werk stratix_ver $ env (QUARTUS_ROOTDIR) / eda / sim_lib / stratix_atoms.v

# Simulatie met SDF-bestand
vlog Project_Module.vo
vlog TB_Module.v
vsim-L stratix_ver-sdftyp / TU Delft = Project_Module_v.sdo TB_Module

module TB_Module;
...
Project_Module DUT (...);
...
endmodule

Voor RTL simulatie die u nodig heeft (het deepends wat voor soort alteras blokken die u gebruikt) 220model.v/vhd en / of altera_mf.v / vhd

Best reg

 

[ifarmer]

misschien moet je compileren altera_mf.v en 220model.v ook.

 

[fivaro1]

Volgende commando's kan nuttig zijn:

# Atomen compileren (VHDL-versie):
# $ Bibliotheek => bibliotheek waar te compileren
# $ Gezin => degene die wij gebruiken
vcom-werk libray $ $ (quartus_path) / eda / sim_lib / $ (familie) _atoms.vhd
vcom-werk libray $ $ (quartus_path) / eda / sim_lib / $ (familie) _components.vhd

# LPM compileren:
vcom-werk libray $ $ (quartus_path) / eda/sim_lib/220pack.vhd
vcom-werk libray $ $ (quartus_path) / eda/sim_lib/220model.vhd

# Misschien moeten we ook megafunctions:
vcom-werk libray $ $ (quartus_path) / eda / sim_lib / altera_mf.vhd
vcom-werk libray $ $ (quartus_path) / eda / sim_lib / altera_mf_components.vhd

Groeten

 

[Mimoto]

Bedankt voor de antwoorden.Ik weet dat ook een ander probleem.Mijn project Design in QII heeft 4 bestanden:

-eeprom32k.vhd (een simulatie model voor een eeprom)
-p2s.vhd (de synthetizable. vhd van een serieel naar parallel epprom omvormer)
-top.bdf (de bovenste verbinding tussen de eeprom32k.vhd en p2s.vhd)
- Testbench.vhd (de testbench die van toepassing zijn inbreng in de top.bdf, het instantiates boven in het bestand).

Mijn probleem is dat wanneer als ik gebruik testbench als boven in de hiërarchie en compilatie maken start-> analyse en de uitwerking blijkt
"Wacht Verklaring fout op testbench.vhd"
dit is de lijn: wacht TCLK;

Uitwerking is vergelijkbaar met synthese?
Ik weet dat mijn testbench niet synthetizable maar moet ik mij opstellen voor simulatie?.

Welke zijn de stappen uit te voeren model (at) im rechtstreeks uit qu (at) rtus want in mijn geval start het programma alles is ok, maar model (at) im niet eens het juiste hiërarchie en ik zie de opdrachtregel.De testbench lijken dat niet wordt uitgevoerd.

Sorry voor het aanrijden van je met zoveel vragen,

bedankt en beste groeten,

Mimoto

 

[Skynet]

Ik denk elobrate is equavalent om de syntax te controleren ..