Hoe P1dB verbeteren LNA design?

M

mitgrace

Guest
Dear All:

Ontwerp ik een 0.13um LNA ontwerp, de band is ongeveer 100MHz.Nu ontmoet ik een aantal vragen over lineariteit (P1dB).Mijn ontwerp is ongeveer P1db-20dBm.Maar het is van een specifieke over-10dBm, Hoe kan ik imporve het?Mijn ontwerp inlcude hoog?een lage winst.Moet ik de P1dB zorg is de hoge / lage Gian, of gewoon op foucs Lage pieken podium.Aother vragen, Als ik wil balun doen in de chip, de CS CG is enige keus?Bedankt

 
hallo,
P1dB is te wijten aan "Ik denk dat" andere harmonische componenten waarvan het effect zal decemberde lineariteit en zo i verbeteren van de lineariteit denk dat u misschien decemberde winst, maar misschien is er een andere oplossing, in elk geval wanneer u hebben gain marge kan U decemberhet

 
over de lineariteit van de LNA, is afhankelijk van maily bias punt van de winst "transisitor", en de aanpassing van dit punt zal toe-of afname van 1 dB compressie punt, en zeker is dat deze daling van de winst zal u dus moeten voorzichtig wanneer u verander de bias punt en optimaliseren om zo de beste winnen, en linarty

khouly

 
Geachte khouly:

De lineariteit is depand op Vod, nietwaar?Mijn specifieke 0.13um/1.2v/100M is opgenomen balun.zodat de hoofdruimte is mijn punt.Ik heb geen grote Vod P1dB te verbeteren.Als u besluit dat die structrue do u kiezen?Dank je.Ik gebruik CS CG heb ik de staart stroom, de lading is weerstand.Bedankt

 
Heeft u nog een degenration spoel, zal toenemen ur 1 dB punt

khouly

 
Ik heb geen ervaring met de LNA's op alle, maar zijn er niet een aantal actieve belasting topologieën, kan het helpen ur hoofdruimte

 
Geachte khouly:

Ik gebruik het niet, omdat mijn LNA onder balun, het LNA is differentiële ingang.
RF_P is ac couplr, RF_N is verbinding met de GND.Ik gebruik CS CG haas staart huidige balun te doen.
zodat mijn structuur is VDD-weerstand-NMOS NMOS-input en Itail stroom.Mijn punt is 1.2V dsign, De hoofdruimte Issue.Zodat de P1dB is niet genoeg.Heeft u nog geen commentaar op dit probleem op te lossen.Bedankt

 
proberen te minimaliseren doro de spanning op het spoor, zodat u een punt genoeg headrom controle van de NMOS, dus u kunt de 1dB comp punt

khouly

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top