hoe ontwerp van het filter in alle digitale PLL?

[borislee]

Ik wil het ontwerpen van een volledig digitale-PLL.De eis van de prestaties omvat de-3dB frequentie, de vlakheid in de passband, enz.
De moeilijkheid is nu het ontwerp van het digitale filter om te voldoen aan de eis.Ik heb gezocht in google, maar kreeg weinig.Wie wil me wat helpen?
Thanks in advance!

 

[khouly]

Controleer het boek van Roland beste is er een hoofdstuk over alle digitale PLL
het boek naam "PLL Design Simulation and Applications"

U vindt het in deze link

http://www.edaboard.com/viewtopic.php?t=104735&highlight=pll
Succes met ur lus

khouly

 

[SkyHigh]

borislee,

Kies een of FIR IIR-filter te ontwerpen.
Kies een geschikt bemonsteringsfrequentie.
Kies het aantal kranen en coeffcients voor het bepalen van de frequentie respons van uw digitale filter.
Uitvoeren simulatie op Matlab-Simulink en aanpassing van uw ontwerp.
Uitvoering daarvan, hetzij met behulp van DSP Processor, FPGA / CPLD of Aangepast IC.

Als u wilt dat snelle uitvoering, kopieer uw coëfficiënten in Mathlab-Simulink en plak deze in de filter template die door Texas Instruments TMS320Cxx.

U kunt ook implementeren in FPGA met behulp van VHDL / Verilog sjabloon door @ ltera en Xilinx.

Beide uitvoering dient u te lopen op de evaluatie kit waar ADC en DAC zijn beschikbaar op de trein.

 

[borislee]

Dankzij khouly & SkyHigh

Ik denk IIR-filter is beter.
Omdat ik slecht op DSP, ik weet niet hoe het omzetten van het vereiste van de PLL op de eis van digitale filter.Ik heb ook geen idee over de keuze van het coeffcients van het filter.

Uitvoering op TMS320/FPGA is het controleren van het ontwerp.Maar ik weet niet hoe je het ontwerp.

BTW, heb ik nooit gebruikt Matlab.Zijn er materialen invoering van hoe de simulatie van de prestaties van de PLL, inclusief-3dB frequentie, flatneet in de passbank.