hoe om te gaan met testen SE speld in scan-modus wanneer doen sta?

[honeyxyb]

hoe om te gaan met testen SE speld in scan-modus wanneer doen sta?

 

[horzonbluz]

set_case_analysis 0 TEST_SE
set_case_analysis 0 TEST_MODE

 

[dddain_bramage]

> Hoe om te gaan met testen SE speld in scan-modus wanneer doen sta?

In de scan-modus, wordt u simuleren van een "laden / lossen" of een "capture" cyclus?Afhankelijk van uw DFT-hulpprogramma voor het invoegen / methoden kunnen er tijdelijke verschillen tussen de vangst en de laad / ontlaad cycli, dus het is best om deze te analyseren apart.

Bijvoorbeeld

# CTE (Cadence Common Timing Engine) script - voor ingenieurs die geloven
# Synopsys ptsh / dcsh beperkingen niet uitsluiten en moet de wereld ...

# TEST_SE = 'scan-staat' controle (1 == SCAN, 0 == functioneel-modus)
# TEST_MODE = 'scan-mode' (of test-hold) controle (1 == ATPG-mode actief is)
# TEST_MODE controles klok-muxes en andere circuit strctures,
# TEST_MODE == 1 plaatst de ASIC in 'externe test-compatible'
# Operatie
#
# (Scan-stijl is een 'multiplexed' flipflop)

#
# SETUP (set_operating_conditions, set_clock_propagation, enz.)
#

# 1) Analyseer de SCAN "laden / lossen"-cyclus
# Het lossen / laden cyclus laat de scan-ketens shift-gegevens serieel
# Door de ASIC.

set_constant_for_timing 1 [find-poorten TEST_SE]; #
set_constant_for_timing 1 [find-poorten TEST_MODE]; #

report_timing ...; # doe uw analyse!

# 2) Analyseer de SCAN "capture"-cyclus
# Het lossen / laden cyclus laat de scan-ketens shift-gegevens serieel
# Door de ASIC.

set_constant_for_timing 0 [vinden-poorten TEST_SE]; #
set_constant_for_timing 1 [find-poorten TEST_MODE]; #

report_timing ...; # doe uw analyse!(Als u gebruik maakt Primetime, vervang 'set_constant_for_timing' -> 'set_case_analysis')