Hoe om te beslissen de min Vdd om een CMOS OP AMP?

Z

zizzbear

Guest
Hallo, iedereen,

Ik heb een vraag over het ontwerpen en analyseren van een op Amp (of een ander circuit) 's min. Vdd.

Ik denk dat het basisidee voor de min. Vdd is het noodzaak om zo elke transistor in een tak "on", dat zal worden Vgs> vijfde, toch?

ja, een omvormer stadium te nemen bijvoorbeeld, dan is de Vdd min moet worden (Vthp Vthn), toch?

maar in de OP AMP ontwerp, hoe om te controleren of een op Amp kan werken aan het idee min Vdd, wat andere dingen zal leiden dat de werkelijke min Vdd verhogen?hoe het bepalen van de marge voor de Vdd bereik?

Bedankt!

 
Je zou echt willen uitvoeren van een serie (w / proces hoeken,
als VTN en VTP domineren het resultaat) en alle kritiek van de
gebruikelijke resultaten, tegen hun "datasheet" grenzen.Min VDD
voor de gebruiker, is waar het niet meer het geven van de prestaties
ze nodig hebben.

U kunt bedienen subthreshold als je het ontwerp voor en kan
nemen de prestaties hit.Je kon krijgen tot onder de max (VTN, VTP)
met een lage stapel, een zeer lage stroom enz. hoewel
dit is niet waarschijnlijk een zeer hoge kwaliteit op versterker worden in termen
van winst, CMRR / PSRR enz.

 
Hartelijk dank voor uw antwoord,

lijkt een beetje moeilijk voor mij ....

bedoel je: het ontwerp parameters die het doen van de min Vdd voor een versterker op zijn vijfde?
maar moeten controleren met de hoek situatie?

andere wijze, indien de Vdd lager is een beetje meer (van transistor voldoen aan alle hierboven vijfde), dan om het ontwerp stap, moeten transistors ontwerp tot werken bij subthreshold, toch?

krijg ik wat je bedoel?

Dus, eigenlijk, aan het begin van het ontwerp, en ik was gaf een specificatie van een min Vdd,
dan moet ik gewoon noodzaak om alle berekening doen op deze min Vdd als bedrijfskosten punt, toch?

is het altijd een manier om de vereiste min Vdd vervullen?
Of, normaal gesproken, aan de andere kant, staan model voor het eerst ----, vervullen andere spec (winst, BW, SR ...) en dan vegen de Vdd om te zien hoe de min Vdd zou kunnen worden?

Dan u!

 

Welcome to EDABoard.com

Sponsor

Back
Top