X
xzcv
Guest
Ik heb een vraag
Ik wil het ontwerpen van een delta-sigma met fout feedback architectuur die eerste fase is 2order lawaai sahping 1bit en twee fase is 3order lawaai vormgeven 4bit.
Als input bit zijn 23bits, hoe de interne pad bits ontwerp, bijvoorbeeld, hoeveel, maar moet worden vastgesteld op integrator input en out?
Ik wil het ontwerpen van een delta-sigma met fout feedback architectuur die eerste fase is 2order lawaai sahping 1bit en twee fase is 3order lawaai vormgeven 4bit.
Als input bit zijn 23bits, hoe de interne pad bits ontwerp, bijvoorbeeld, hoeveel, maar moet worden vastgesteld op integrator input en out?