Hoe om de frequentie te verminderen van 3 kHz tot 2,7 kHz? (Digitale)

H

Hello_world.

Guest
hi guy. Ik heb een probleem. Ik wil om de frequentie te verminderen van 3 kHz tot 2,7 KHz. Wie kan helpen of stel me? Dank u.
 
zou u geven meer details is het een analoog signaal of een digitaal signaal?
 
Ik wil weten in digitale beter. maar mag niet worden gebruikt DCM op de FPGA. Dank u. [Size = 2] [color = # 999999] Toegevoegd na 8 minuten: [/color] [/size] in mijn circuit gebruik maken van digitale signaal. Ik zal HDD rpm controle door het gebruik TDA5142T te moter HDD en gebruik CPLD controle rpm schijf. nu als HDD draaien rond de 5000 toeren per minuut zal de frequentie hebben van TDA5142T rond 3 kHz, maar ik wil 2,7 kHz alleen. Dank u.
 
Ik ben niet zeker, maar als u met PLL / 9 teller op de VCO loop je wil voor 3kHz inbreng 27Khz te krijgen van de VCO uitgang opsplitsen van de 27Khz met decennium teller geeft je output van 2.7Khz
 

Welcome to EDABoard.com

Sponsor

Back
Top