Hoe maak je een valse pad voor de hele klas netwerk met behulp van prime time te stellen?

[vishalkatba]

Hoe kan ik verkeerd pad voor de hele klas netwerk met behulp van prime time. bijvoorbeeld ik ben met klok bronpoort sys_clk hoe kan ik instellen valse pad van die poort tot het gehele netwerk dat verbonden is met die poort.

 

[deh_fuhrer]

[Quote = vishalkatba] Hoe kan ik verkeerd pad voor de hele klas netwerk met behulp van prime time. bijvoorbeeld ik ben met klok bronpoort sys_clk hoe kan ik instellen valse pad van die poort tot het gehele netwerk dat verbonden is met die poort. [/quote] Als je wilt valse pad attribuut ingesteld tussen twee klok domeinen en gebruik dan het volgende commando .. set_false_path-uit "sys_clock"-to "target_clock_network"

 

[sam536]

Na het definiëren van de klok definitie op de haven, in te stellen zoals hieronder set_false_path-uit [get_clock sys_clk]. Het zal valse paden alle groepen aangesloten (Gestart) uit sys_clk, zelfs het eindpunt klok sys_clk paden ook zal worden valse paden. - Sam

 

[sizzlers]

hi mr.sam, kan u me uitleggen in detail. thanku

 

[sam536]

Een False pad is een timing pad dat niet kan verspreiden een signaal. PT maakt gebruik van set_false_path opdracht de identificatie van dergelijke paden in het ontwerp. Timing beperkingen worden verwijderd uit deze paden, zodat PT gewoon timing te analyseren op hen. Clock source: De pennen / poorten, waar de klok golfvorm wordt toegevoerd aan het ontwerp. Een klok kan meerdere bronnen. Klok netwerk: Een klok Netwerk is combinatorische logica tussen een klok bron en de registers in de transitieve fanout van de bron. Om de uitzonderingen (in PT) te specificeren, synopsys die verschillende opties aan de gebruiker. Afhankelijk van de instellingen, zal PT verwijdert u de timing beperkingen op de timing pad. Er zijn 100 + manieren om het verkeerde pad op te geven. Lees man pages van set_false_path voordat u. Als u set_false_path-uit [get_port DATA_IN]. De transitieve fanout van de DATA_IN poort wordt niet gebruikt voor timing. Als u set_false_path-to [get_port DATA_OUT]. De transitieve in de DATA_OUT poort wordt niet gebruikt voor timing. Ik hoop dat ik die voldoen aan je verwachtingen tenminste 10%. Groeten, Sam

 

[sizzlers]

Hi all, hoe vals path.i stellen betekenen hoe de valse paden in design.i beslissen weten dat al de klok om de klok paden zijn valse paden is er een ... thanku sizzle [size = 2] [color = # 999999] Toegevoegd na 35 minuten: [/color] [/size] thanku mr sam

 

[vlsichipdesigner]

hi, voor uw scenario een valse pad van de ene klok haven naar alle klokken set_false_path-van clock1-to [all_clocks] hier: clock1 is de poort die is een klok. all_clocks is een variabele die intern primetime behoudt alle de klok namen ... Dus, ik denk dat dit zal uw eis volstaan. Voor meer informatie over het scenario van de falsepaths en een beter begrip van wat paden kan een ware pad of een valse pad naar de pagina te weten ... http://www.vlsichipdesign.com/static% 20timing% 20analysis.html thanks,

 

[avimit]

U kunt naar http://www.vlsiip.com/dc_shell om bijvoorbeeld commando's te zien om valse pad te zetten.