Hoe maak je een bypass model voor AU fouten gezien in DFT dekking test te maken?

B

badola

Guest
Hallo allemaal, In mijn ontwerp ik heb PLL, cpu en embedded herinneringen als black box. Ik ben het genereren van de stuckat opnieuw configureren patronen met behulp van fastscan. Ik ben te verliezen ongeveer 4,13% covergae als gevolg van zwarte dozen alleen. Deze dekking verlies is het gevolg van AU fouten. I nagekeken AU fout wordt zien dat de fout voor het zwarte doos niet waargenomen bij de uitgang. Ik heb een aantal 24-karaats scan cellen in mijn ontwerp. Na patroon generatie ik krijg 17k AU fouten. Het gaat er nu als ik probeer toe te voegen punt te observeren bij elke Au fout dan is mijn gebied is bijna twee keer toe. Kan iemand stel me hoe moet ik een bypass model voor de fouten voor het omzeilen van de zwarte dozen. Ik ben usinf DFT compiler voor scan inbrengen en Design Compiler voor synthese. Ik gebruik set_test_point_element commando voor het toevoegen van de acht punt. Stuur suggesties waar moet en hoe moet ik de bypass logica te maken. Vooruitblikkend om hulp van u guys. Bij voorbaat dank. Sudhanshu
 
Hallo vriend, Plaats meetpunt elebents (zowel observeren en te controleren punten) rond de RAM en CPU (zijn acreful van analoge knooppunten / poorten van de CPU-indien van toepassing). Raak PLL. Test punten zal werken om de dekking te verbeteren. Maar het plaatsen van de TP op juiste locatie is erg belangrijk. Als u insert TP's, zullen ze zorgen voor het omzeilen van de logica. ASIC-dft.com Sunil Budumuru
 

Welcome to EDABoard.com

Sponsor

Back
Top