Hoe kan ik Slove de fouten en waarschuwingen in deze I2C Project!

[viviwei]

Hi, goeroes:
Ik ben een newbie in EDA feild.Nu heb ik de uitvoering van een IIC-controller die alleen ter ondersteuning van Master & zenden modus.
Ik gebruik de Xilinx & synplify pro 7.6 en ModelSim 5,8 te simuleren en synthesis.En het succes kan worden gedaan.Maar wanneer gaan Implimetion, enkele fout zal worden encounted.Here r hen:
FOUT: Kaart: 6 - Bad formaat voor RLOC constraint "X0Y0" op FDCE symbool
FOUT: Kaart: 6 - Bad formaat voor RLOC constraint "X0Y0" op FDCE symbool
FOUT: Kaart: 52 - Probleem ondervonden verwerking RPMs.
Hoe kan ik doen?

 

[omid219]

op het eerste gezicht lijkt het dat je over enige o poorten toegewezen aan verkeerde io locaties.Laat mij downloaden en bestuderen uw bestanden en laat je weet mijn mening.
THX