Hoe kan ik de grootte van de PBO's en NMOS in NOR NAND XNOR poorten?

I

isaacnewton

Guest
Het gaat om digitale poorten design. Voor de Inverter, kunnen we de grootte van het (W / L) en p (W / L) n op basis van Ve, Delay vereiste. Maar voor NOR, NAND, XOR poorten, omdat er meer transistors in de poorten, het lijkt erop dat niet gemakkelijk om de waarden te kiezen voor (W / L) en p (W / L) n.
 
Normaal gesproken het ontwerpen van een omvormer om gelijke opkomst en ondergang tijden. Dit is de meest algemene benadering. Minimum kanaal lengte kan worden gebruikt als u wilt maximale snelheid te bereiken. Kanaal breedtes zijn afhankelijk van de schijf kracht die u wilt hebben voor een bepaalde maximumsnelheid. Het ontwerpen van een andere gate functie, als je eenmaal ontwierp de omvormer hebben, dan moet transistor in serie hebben dezelfde afmetingen equivalent verhouding dan de omvormer. Bijvoorbeeld, voor een 2-input NAND, als twee NMOS transistors zijn connecter in serie, moet elke individuele transistor hebben twise de grootte van de omvormer NMOS. De dubbele geval is voor de NOR. De EXOR kan worden opgebouwd uit een en en een paar van de NOR.
 
U kunt verwijzen naar "CMOS geïntegreerde schakelingen analyse en design" chap.7
 
Dit is de meest populaire vraag in een IC design sollicitatiegesprek
 
als het gebruik in kleine belasting. gewoon gebruik maken van de basis-formaat.
 
Hi vuistregel de verhouding w / l PMO's: w / l = NMOS 03:01
 
Ik denk dat het afhangt van een. de belasting. moet je grote mos te grote cap laden rijden. Als belasting is minimaal, kunt u gebruik maken minimum mos. 2. de drive mogelijkheden van uw voorafgaande fase. Het moet in staat zijn om deze poort rijden als een last op een bepaalde snelheid. Wees voorzichtig dat uw vorige fase kan nodig zijn om vele poorten rijden op hetzelfde moment. 3. dan kun je kiezen voor de verhouding tussen n en p. Gewoon gesimuleerd het en maak het slew rate van 0 tot 1 is gelijk aan die van 1 tot 0. 4. multi-stadia kan nodig zijn als het ene stadium kan niet rijden een grote belasting.
 
Begin te ontwerpen met transmissie-poorten .. dan zien wat je nodig hebt ... snelheid of de huidige? snelheid -> kleine, hoge stroom -> groot. zal er glitch in de output van de transmissie poorten worden, dan kunt u een omvormer te maken aan gestage de uitgang .. (Klein formaat kan goed ....). Ik vind dat aantal transistor enigszins doet er niet toe als gevolg van ULSI ... srivatsan
 

Welcome to EDABoard.com

Sponsor

Back
Top