Hoe kan ik D reset flip-flops in een register

[Nike]

Ik heb een register gemaakt van vijf D flip-flops en 4 full Adders op de top van het. Wat dit register doet is het is om te beginnen van nul en stuur de waarde die is opgeslagen in de flip flops tot aan de adder en zodra de waarde wordt toegevoegd aan een andere waarde uit een ander circuit is het resultaat wordt teruggekoppeld aan het register maar ook als gestuurd moet worden weergegeven. (Het werkt als een teller die van nul tot 31 telt met optionele incerements van 4,2,1 en tellen niet mee als er geen optie is geselecteerd). Ik maak gebruik van Xilinx micro-controller en ik moet het circuit met behulp van logische poorten en flip-flops alleen (ik kan geen gebruik maken vooraf ontworpen gereedschap of code) Allereerst trekken is dat het ontwerp juist voor dat doel? En ten tweede, hoe kan ik een reset van de flip-flops in het begin toen ik begin te tellen (zodat het register de waarde 0 0 0 0 0 hebben aan het begin van de telling)?

 

[bpu]

als u het register duidelijk op het moment, wanneer de optionele verhoging niet is geselecteerd, gebruikt u de synchrone duidelijk

 te beginnen if (rising_edge (clk)) dan if (increment = 0) dan registreren

 

[Nike]

Nee ik niet nodig om het register duidelijk als er geen optie is geselecteerd. Ik moet het duidelijk zodra de voeding is aangesloten op het bord zodat het beginnen te tellen van nul (dat wil zeggen: er zullen geen vooraf opgeslagen waarde in een van de flip-flops) En ik kan het niet gebruiken iets anders dan logische poorten en flip flops om dit te doen. [Size = 2] [color = # 999999] Toegevoegd na 5 uur en 42 minuten: [/color] [/size] iemand anders heeft een idee?

 

[nand_gates]

Ik denk dat dit is wat je zoekt ........... Gebruik teruggezet naar initialiseren teller tot nul bij inschakelen!

 module count (clk, rst_n, sel, din, DOUT), ingang clk, rst_n; ingang [03:00] sel; ingang [03:00] din; uitgang [04:00] DOUT; reg [4: 0] dout_nx; (! rst_n) altijd @ (posedge clk of negedge rst_n) als DOUT

 

[echo47]

Xilinx micro-controller? Misschien bedoel je een FPGA of CPLD. Kan geen gebruik maken vooraf ontworpen gereedschappen of code? Wat gebruikt u voor het ontwerp entry? Schematische vast te leggen met alleen poorten en flip-flops? Als u gebruik maakt * alleen * poorten en traditionele flip-flops, dan heb je geen manier om te initialiseren de flops bij het opstarten. Je moet een extra reset-ingang, of moet je om te profiteren van de FPGA / CPLD functie die de flops bij het opstarten geïnitialiseerd. Klinkt alsof je nodig hebt om uw sequentiële logica met behulp van flops en poorten ontwerp door gebruik te maken welke papier-en-papier methoden die u hebt geleerd, en dan is dat het ontwerp treden in de Xilinx tools met behulp van schematische vangen of HDL, afhankelijk van wat vereist is door het project.

 

[Nike]

Ik heb een register gemaakt van vijf D flip-flops en 4 full Adders op de top van het. Wat dit register doet is het is om te beginnen van nul en stuur de waarde die is opgeslagen in de flip flops tot aan de adder en zodra de waarde wordt toegevoegd aan een andere waarde uit een ander circuit is het resultaat wordt teruggekoppeld aan het register maar ook als gestuurd moet worden weergegeven. (Het werkt als een teller die van nul tot 31 telt met optionele incerements van 4,2,1 en tellen niet mee als er geen optie is geselecteerd). Ik maak gebruik van Xilinx micro-controller en ik moet het circuit met behulp van logische poorten en flip-flops alleen (ik kan geen gebruik maken vooraf ontworpen gereedschap of code) Allereerst trekken is dat het ontwerp juist voor dat doel? En ten tweede, hoe kan ik een reset van de flip-flops in het begin toen ik begin te tellen (zodat het register de waarde 0 0 0 0 0 hebben aan het begin van de telling)?

 

[bpu]

als u het register duidelijk op het moment, wanneer de optionele verhoging niet is geselecteerd, gebruikt u de synchrone duidelijk

 te beginnen if (rising_edge (clk)) dan if (increment = 0) dan registreren

 

[Nike]

Nee ik niet nodig om het register duidelijk als er geen optie is geselecteerd. Ik moet het duidelijk zodra de voeding is aangesloten op het bord zodat het beginnen te tellen van nul (dat wil zeggen: er zullen geen vooraf opgeslagen waarde in een van de flip-flops) En ik kan het niet gebruiken iets anders dan logische poorten en flip flops om dit te doen. [Size = 2] [color = # 999999] Toegevoegd na 5 uur en 42 minuten: [/color] [/size] iemand anders heeft een idee?

 

[nand_gates]

Ik denk dat dit is wat je zoekt ........... Gebruik teruggezet naar initialiseren teller tot nul bij inschakelen!

 module count (clk, rst_n, sel, din, DOUT), ingang clk, rst_n; ingang [03:00] sel; ingang [03:00] din; uitgang [04:00] DOUT; reg [4: 0] dout_nx; (! rst_n) altijd @ (posedge clk of negedge rst_n) als DOUT

 

[echo47]

Xilinx micro-controller? Misschien bedoel je een FPGA of CPLD. Kan geen gebruik maken vooraf ontworpen gereedschappen of code? Wat gebruikt u voor het ontwerp entry? Schematische vast te leggen met alleen poorten en flip-flops? Als u gebruik maakt * alleen * poorten en traditionele flip-flops, dan heb je geen manier om te initialiseren de flops bij het opstarten. Je moet een extra reset-ingang, of moet je om te profiteren van de FPGA / CPLD functie die de flops bij het opstarten geïnitialiseerd. Klinkt alsof je nodig hebt om uw sequentiële logica met behulp van flops en poorten ontwerp door gebruik te maken welke papier-en-papier methoden die u hebt geleerd, en dan is dat het ontwerp treden in de Xilinx tools met behulp van schematische vangen of HDL, afhankelijk van wat vereist is door het project.