Hoe kan een PLL jitter te verminderen?

X

xvibe

Guest
U kunt gebruik maken van een PLL jitter te verminderen?Hoe werkt dat?
Elke andere manieren om te doen jitter verzwakker schakeling?

 
Dit werkt als de oscillator in de PLL heeft veel minder jitter dan een andere bron.U sluit de PLL met een zeer smalle lus filter.

Een voorbeeld hiervan is in kristal oscillatoren.Zeer stabiele kristal bezuinigingen fase hebben meer lawaai dan minder stabiel bezuinigingen.Dus je de frequentie met de stabiele oscillator gesneden en volg hem door de PLL met de lage fase ruis kristal snijden en maken gebruik van een uiterst smalle lus bandbreedte.

 
Een manier om de jitter in digitale gegevens te verminderen is het gebruik van een D-type flip flop.Output jitter in dit geval bepaald door jitter van de klok van de flip flop plus inherent jitter van de flip flop.

 
wat voor soort jitter u wilt verkleinen
termijn
periode?

 
Ik wil weten in theorie hoe het werkt.
Alle soorten van jitter wordt leuk.

 
omdat PLL is een band pass circuit,
indien de frequentie van het PLL's antwoord
erg smal ontworpen, zal het afwijzen
outband lawaai, omvatten jitter.

jitter wordt veroorzaakt door vele redenen, onder meer voeding lawaai,
thermische ruis, overspraak, enz.
je moet zoeken in de rede en wortel
rechts maatregelen.

met vriendelijke groet
xvibe wrote:

U kunt gebruik maken van een PLL jitter te verminderen?
Hoe werkt dat?

Elke andere manieren om te doen jitter verzwakker schakeling?
 
Ik denk dat een manier werkt voor het verminderen van de zenuwen is de reactie van de lus filter verbeteren

 

Welcome to EDABoard.com

Sponsor

Back
Top