Hoe het uitvoeren van deze schakeling met logische poort?

[sj95]

Dear All:

Excuseer me, hoe het uitvoeren van deze schakeling met logische poort?

Y = CLK en E, maar Y = de eerste van pusles E's

en Y naar beneden, als E of clk daalt

Hartelijk dank<img src="http://images.elektroda.net/99_1212492088_thumb.jpg" border="0" alt="How to perform this circuit with logic gate ?" title="Hoe uitvoeren van deze schakeling met logische poort?"/>

 

[gdaporta]

hi sj95,

Ik heb een paar vragen over uw post:

Als je schrijft "Y = CLK en E", bedoel je E is een kloksignaal ook?

Toen je zei "maar Y = de eerste van pusles E's", maar "E" gaat in de tweede keer als Y stijgt na clk signaal laag staat.Dat is wat je zei?

Wilt u het doen met een enkel soort van poorten of u wilt flip flop of iets dergelijks gebruiken?

Door,

Guillermo [AR]

 

[sj95]

Hi Guillermo:

Nee, CLK is een klok, maar E is het niet.E is gewoon een digitaal signaal.

E is een digitaal signaal, maar Y net de eerste vangst tijdens een op tijd van de klok tot de klok af.

Elke digitale schakeling is ok, zoals logische poort, klink, FF ... enz.

Hartelijk dank.

 

[AdvaRes]

Dit kan werken,
Sorry, maar je moet inloggen om deze gehechtheid

 

[sj95]

Hi AdvaRes:

Bedankt voor uw moeite, maar ik heb het geprobeerd, de Y is altijd te laag niveau, het is geen functie.

 

[echo47]

Ik denk dat je nodig hebt om meer duidelijk uw timing diagram en Circuit functie verklaren.
Bijvoorbeeld, als de eerste stijgende flank van de CLK draait op Y, waarom niet de derde stijgende flank van de CLK inschakelen Y?

 

[AdvaRes]

sj95 wrote:

Hi AdvaRes:Bedankt voor uw moeite, maar ik heb het geprobeerd, de Y is altijd te laag niveau, het is geen functie.

 

[lucbra]

Deze functie kan worden uitgevoerd met een 74HCT123.

Als je wilt doen in complexe logica (FPGA of CPLD), dan moet je kijken naar 'ontdendering' in een Google-zoekopdracht.U zult vinden wat je nodig hebt.

Groeten